电子万年历时钟设计

基于DS1302的数字时钟设计

一、设计目的

1、掌握电子时钟的基本工作方式。

2、进一步熟悉DS1302芯片的特性。

3、通过使用各基本指令，进一步熟练掌握单片机的编程和程序调试。

二、设计思路

利用AT89C52的特点及DS1302的特点，设计一种基于DS1302单片机控制，再利用数码管静态显示的可调可定时数字钟。本系统硬件利用AT89S52作为CPU 进行总体控制，通过DS1302时钟芯片获取准确详细的时间（年、月、日、周、日、时、分、秒准确时间），对时钟信号进行控制，同时利用数码管对时间进行准确显示年、月、日、周、日、时、分、秒。

三、设计过程

3.1系统设计结构图

图1系统设计结构图

根据系统设计的要求和设计思路，确定该系统的系统设计结构图。如图1所示。硬件电路主要由MCU微处理控制器单元、DS1302时钟电路、储存器、复位电路、晶振电路、数码管显示模块构成。

3.2 MCU微控制器电路

AT89S52作为系统的核心控制元件，只有它能正常工作后才能使其它的元件进入正常工作状态。因此，下面对AT89S52进行必要的说明，AT89S52的管脚如图3所示。

图3 AT89S52的管脚

1）VCC：40脚，供电电压，一般接+5V电压。

2）GND：20脚，接工作地。

3）P0口：1～8脚，P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。

当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上电阻。但是P0口在程序校验作为输出指令字节时，需要外部加上拉电阻，一般上拉电阻选4.7K～10K为宜。本设计中用5.1K的排阻对P0口进行上拉电平。

4）P1口：32～39脚，P1口是一个内部具有上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4个TTL门电流。P1端口写入“1”后，被内部上拉电阻把端口拉高，此时可以作为作输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。

5）P2口：20～27脚，P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。6）P3口：10～17脚，P3 口是一个具有内部上拉电阻的8 位双向I/O 口，P3 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

7）RESET：9脚，复位输入端。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

8）ALE/P非：30脚，当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于系统校验。

9）PSEN：29脚，外部程序存储器的选通信号。

10）RST非/VP：31脚，访问外部程序存储器控制信号。当EA非为低电平时，读取外部程序存储器；当EA非端为高电平时，则读取内部程序存储器，设计中一般接高电平。

11）XTAL1：19脚，振荡器反相放大器和内部时钟发生电路的输入端。如采用外部时钟源时，XTAL1为输入端。

12）XTAL2：18脚，振荡器反相放大器的输出端。如采用外部时钟源时，XTAL2 应悬空不接。

3.3 数码管静态显示电路

在Proteus仿真中，我用了带有译码器的单个数码管，实际中是没有带译码器的数码管的，这里有两种方法可以解决：

○1在实际焊板子是要改变端口对应且要改变程序以适应实际的八脚数码管。○2用7447芯片来转换。

采用74HC595芯片驱动数码管，有关74HC芯片的介绍如下：

8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。

1、特点

8位串行输入

8位串行或并行输出

存储状态寄存器，三种状态

输出寄存器可以直接清除

100MHz的移位频率

2、输出能力

并行输出，总线驱动

串行输出；标准

中等规模集成电路

3、应用

串行到并行的数据转换

4、描述

595是告诉的硅结构的CMOS器件，兼容低电压TTL电路，遵守JEDEC标准。595是具有8位移位寄存器和一个存储器，三态输出功能。

移位寄存器和存储器是分别的时钟。

数据在SCHcp的上升沿输入，在STcp的上升沿进入的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。

移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE 时（为低电平），存储寄存器的数据输出到总线。

6、参考数据

7、CPD决定动态的能耗，

PD＝CPD×VCC×f1+∑(CL×VCC2×f0)

F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压8、引脚说明

9、功能表

H＝高电平状态

L＝低电平状态

↑＝上升沿

↓＝下降沿

Z＝高阻

NC＝无变化

×＝无效

图4 全位静态数码管显示电路

图5 74HC595电路

3.4实时时钟电路

本设计使用的实时时钟电路芯片是美国DALLAS公司生产的一种高性能、低