锁相环倍频器
锁相环的典型应用
2．NE562的使用说明
(1) Vi ( t ) 输入信号从11、12脚输入时，应采用电容耦合，以避免 1 影响输入端的直流电位，要求容抗 <<输入电阻（2K ）。
c
Vi ( t )可以双端输入，也可单端输入，单端输入时，另一端应 交流接地，以提高PD增益。
(2)环路滤波的设计
信号输入 12 11
Cf
FM输入 Rf º º
Cf CC CC CB
RL 10 9 解调输出
14
13
12
11
0.1μ
1K
1
NE562 2 3 4
11K
5
12K CT
6
7
8
1K 0.1μ
1K
º 跟踪范围 控制
返回
NE562内部限幅器集电极电流受 7脚外接电路的控制，一般 7 脚注入电流增加，则内部限幅器集电流减少， VCO 跟踪范围 小；反之则跟踪范围增大。当⑦脚注入电流大于 0.7mA时，内 部限幅器截至，VCO的控制被截断，VCO处于失控自由振荡工 作状态（系统失锁）。
fi(t) PD LF VCO fA(t)
100 fc(t)
N
fA(t)/NA
PD
LF
NA
带通 fo-fB VCO
fi(t)
PD
LF
VCO
fB(t)
混频
fo(t)
返回 继续
fB(t)/NB
NB
休息1 休息2
5、锁相环调频电路
普通的直接调频电路中，振荡器的中心频率稳定度较差，而 锁相调频电路能得到中心频率稳定度很高的调频信号,锁相环调 频电路如下图所示。环路滤波器的带宽必须很窄，截至频率应小 于调制信号的频率。 f (t)调制信号
锁相环倍频
锁相环倍频
锁相环倍频是一种电路技术，它可以将一个低频（如1 Hz）的输
入信号，转换成一个较高频（如100kHz）的输出信号。
锁相环倍频是
一种无源技术，它通过等效低通滤波器达到其目的，其中滤波器的输
出信号的频率会随着输入信号的频率而变化，从而产生锁相效果。
它
的工作原理是：使一个频率比较低的输入信号作为一个控制变量，引
导另一个信号（通常可以是一个正弦波）进行振荡，从而使其频率发
生倍频变化。
这种技术的扩展就是“倍频环”，它使用了脉冲链路来
实现从较低的频率到较高的频率的倍频效果。
锁相环倍频电路可以应用于一些特殊的电子设备，例如测距、卫星导
航以及无线通信等。
由于它的锁定特性，它也可以用在电源稳压器中，作为高效的调节器；用于精确的高频信号源，用于收发器等方面。
在数字信号处理领域中，它也可以用于实现高精度的时钟稳定器。
锁相环倍频电路可以实现良好的调节精度，并且可以节省能源，
因为它不需要外部的电源来支持其运作，而是由输入信号的同步来进
行控制，这也是这种电路的主要特征之一。
锁相环倍频电路的另一个
优势是其低噪声，由于它不需要外部电源，所以它不会产生多余的噪音。
除此之外，它的可靠性也很高，它的参数可以根据输入信号的变
化而变化，从而确保输出信号的准确性和稳定性，确保系统可以长期
正常运行。
总之，锁相环倍频是一种很有用的电路技术，它可以使输入信号
以倍频的方式输出，因此在很多应用范畴中都可以发挥重要作用，极
大地提升了设备的性能和可靠性。
锁相环实现倍频的原理是什么？锁相环的组成及倍频的三种方法解析
锁相环实现倍频的原理是什么？锁相环的组成及倍频的三种方法解析锁相环的组成部分锁相环主要由压控振荡器，鉴相器，低通滤波器，以及参考频率振荡器组成。
压控振荡器主要实现电压与频率的变换，鉴相器主要实现把压控振荡器的频率与参考频率振荡器的频率进行比较。
低通滤波器主要是滤除信号中的高频分量，参考频率振荡器提供参考频率。
锁相环是如何实现倍频的？原理是什么？当锁相环处于锁定状态时，鉴相器（PD）的两输入端一定是两个频率完全一样但有一定相位差的信号。
如果它们的频率不同，则在压控振荡器（VCO）的输入端一定会产生一个控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（一个是锁相环的输入信号Vi，一个是压控振荡器的输出信号V o）的频率完全完全一样则环路系统处于稳定状态。
倍频电路
基于此原理，如果在VCO之后，加一个分频器（n分频），在反馈回锁相环输入端，此时输出信号为原来的n倍。
倍频的三种方法1、傅里叶法
这是一种最简单的模拟信频方式及它采用了傅里叶级数。
每一个周期性的信号能定义为一个基频及它的谐波部分的和。
如果你变换振荡器的正弦波输出为方波，那么你能用下面的关系式：
下一步你必须选择这正确的次谐波。
你用一个带通滤波器去衰减其它部分来选择要的部分。
注意：此法仅适用于低频。
2、锁相环法
这是一种最简单的倍频方法。
在这个方法中，输出频率不是直接是基准频率的倍频，但出。
用CD4046 组成的高倍锁相倍频器
SM 2581 有如下特点 : ●内含四个电阻通道 , 分别作为四个可调 电位器 ; ●根 据 后 缀 不 同 , 可 变 阻 值 范 围 有 10kΩ、50kΩ、100kΩ 三种 ; ●每个电阻通道有 256 个滑臂阻值定位 点 ,可用微处理器进行编程控制 ,也可手动控制 ;
(下转 45 页)
图 1 SM 2581 管脚排列图
- 36 -
《国外电子元器件》1998 年第 2 期 1998 年 2 月
●新特器件应用
用 CD4046 组成的高倍锁相倍频器
电子工业部第 22 研究所 孙广俊 张景伟
摘要 : 本文介绍了锁相环集成电路 CD4046 的内部结构功能及特点 ,并给出在高倍锁 相倍频器中的应用 。 关键词 :锁相环 锁相倍频 压控振荡 分频
CD4046 的组成方框图如图 1 所示 。整 个电路由鉴相器 Ⅰ、鉴相器 Ⅱ、压控振荡器 、 源极跟随器和一个 5V 左右的齐纳二极管等 几部分组成 。两个鉴相器有公共输入端和反 馈输入端 ,并分别加有整形放大器 。 1. 2 使用说明
使用时需外接低通滤波器(阻容元件) 形 成完整的锁相环 。此外 , 其内部设有一个
源极跟随器在 V CO 输入电压作用下由 脚 10 输出解调信号 。如果使用这一端时 ,应 从 脚 10 到 V SS 外 接 一 个 电 阻 R3 ( R3 ≥ 10kΩ) 作为负载 ,如果不使用这个端子 ,可以 断开 。V CO 输出可以直接与相位比较器连 接 , 也可以通过分频器连到相位比较器的输 入端 。
锁相环倍频器
锁相环倍频器摘要倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。
输入频率为f1，则输出频率为f0＝nf1，系数n为任意正整数，称倍频次数。
倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。
利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。
倍频器也可由一个压控振荡器和控制环路构成。
它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率 f1的倍乘值f0＝nf1上。
目录一课题目 (4)二课题介绍 (4)三关键词 (4)四锁相环介绍 (4)五 CD4046介绍 (6)六 CD4518介绍 (10)七锁相环倍频器设计电路及工作原理 (12)八电路元件清单 (13)九焊接与制作 (13)十实物图 (14)十一心得体会 (14)十二参考文献 (15)十三致谢 (15)题目锁相环倍频器一．本次课程设计主要是配合《模拟电子技术》和数字电子技术》理论课程而设置的一次实践性课程，祈祷巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。
二．课程介绍倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。
用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。
非线性电阻构成的倍频器，倍频噪声较大。
这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。
倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。
在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。
三．关键词锁相环 CD4046 CD4518四．锁相环介绍锁相环(phase-locked loop):为无线电发射中使频率较为稳定的一种方法,。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
晶振锁相环的原理与应用
晶振锁相环的原理与应用1. 简介晶振锁相环（Phase Locked Loop，PLL）是一种常用的电子电路，用于将一个参考频率和一个输入频率进行相位和频率的同步。
它由相位比较器、低通滤波器、倍频器和控制电压源等组成，广泛应用于通信、计算机、音频设备等领域。
2. 原理晶振锁相环的工作原理可以简单概括为以下几个步骤：•相位比较器（Phase Comparator）：将参考频率和输入频率进行相位比较，产生一个误差信号。
•低通滤波器（Low Pass Filter）：对误差信号进行滤波，得到一个平滑的控制电压。
•倍频器（Multiplier）：将输入频率与控制电压相乘，得到一个倍频的信号。
•控制电压源（Control Voltage Source）：根据倍频信号调整参考频率，使其与输入频率同步。
3. 应用晶振锁相环在电子电路中有广泛的应用，下面列举几个常见的应用场景：3.1 时钟同步在许多数字系统中，需要对时钟信号进行同步，晶振锁相环可以将一个稳定的参考时钟与系统中的时钟进行同步。
它可以减小时钟误差，提高系统的精确性和稳定性。
3.2 频率合成晶振锁相环可以将一个较低的频率合成成一个较高的频率。
这在通信系统中常用于频率合成器、频率变换器等设备上。
晶振锁相环可以实现高精度的频率合成，保证通信设备的稳定性。
3.3 信号恢复在信号传输过程中，由于信号噪声、衰减等因素，信号可能会变得不稳定。
晶振锁相环可以通过同步技术，将失真的信号恢复为原始的稳定信号。
这在通信设备、音频设备等领域中特别重要。
3.4 频率调制晶振锁相环可以将一个输入频率调制到一个不同的频率。
这在调制解调器、调频电台等设备中广泛应用。
晶振锁相环可以实现精确的频率调制，保证通信设备的稳定性和可靠性。
3.5 相位调制晶振锁相环还可以实现相位调制。
相位调制在无线通信、雷达系统等领域中有广泛的应用。
晶振锁相环可以实现相位调制的精确控制，提高系统的性能和可靠性。
锁相环倍频
锁相环倍频
锁相环倍频(PLL)是一种常见的用于振荡信号放大和同步的电子电路。
它有助于把一个参考振荡器的频率转换成另一个频率，特别是在电视、广播、雷达和通信系统中，用于传输或接收信号。
它具有灵活性、简单的操作、易于维护的特点，在很多领域得到了广泛的应用。
锁相环倍频是一种基于振荡器的控制系统，主要由一个信号检测器（检测信号频率、相位等）、一个比较器（生成检测器输出信号的差异）、一个控制器（根据比较器输出信号作出反应）、一个调节器（调整振荡器的频率，以达到原有参考频率）和一个振荡器（按照控制器控制的频率工作）组成。
当一个参考信号的频率由振荡器产生时，检测器将检测它的频率和相位，并将该信号输出给比较器。
随后，比较器将检测器的输出与参考信号比较，并将不同之处输出给控制器。
最后，控制器将根据差异来控制调节器以调节振荡器的频率，直到检测器输出和参考信号完全一致为止。
由于锁相环倍频能够快速有效地将参考信号的频率转换成另一个频率，因此在很多领域得到了广泛的应用，包括电视、广播、雷达和无线通信系统等。
它可以帮助系统提高信号的质量，使接收到的信号易于识别。
此外，它还可以提高系统避免出现谐振现象，从而提高系统的稳定性。
锁相环倍频
锁相环倍频锁相环倍频是一种常用的频率合成技术，可以将输入的信号倍频到更高的频率。
它在现代通信、雷达、微波、光纤通信等领域中得到广泛应用。
本文将对锁相环倍频的原理、应用和实现进行详细阐述。
一、锁相环倍频的原理锁相环倍频是利用锁相环的稳定性和反馈控制能力来实现的。
锁相环由一个相频比较器、一个电压控制振荡器（VCO）、一个相位误差检测器、滤波电路和一个反馈回路组成。
1.相频比较器：将输入信号和VCO的输出信号进行比较，得到相位误差信号。
2.VCO：根据相频比较器输出的相位误差信号，调整自身的频率。
3.相位误差检测器：检测VCO输出信号的相位与输入信号的相位之间的差异。
4.滤波电路：将相位误差信号进行滤波处理，得到控制VCO频率的电压信号。
5.反馈回路：将滤波电路输出的电压信号反馈给VCO，控制VCO的频率与输入信号的频率保持一致。
锁相环倍频的工作原理是通过调整VCO频率，使得反馈回路能够将输入信号与VCO输出信号的相位保持恒定，从而实现对输入信号的倍频。
二、锁相环倍频的应用锁相环倍频广泛应用于各种需要高稳定性和高精度的频率合成系统中。
下面介绍几个典型的应用场景。
1.通信领域：在无线通信中，锁相环倍频可以将基带信号倍频到射频频率，用于信号的调制和解调。
它可以使得信号频率更高，提高通信信号的传输距离和抗干扰能力。
2.雷达系统：在雷达系统中，锁相环倍频可以将低频信号倍频到微波频率，用于雷达的脉冲压缩和信号处理。
它可以提高雷达系统的分辨率和目标检测能力。
3.光纤通信：在光纤通信系统中，锁相环倍频可以将低频光信号倍频到高频光信号，用于光时钟的生成和光信号的调制。
它可以实现光信号的稳定传输和高速通信。
三、锁相环倍频的实现锁相环倍频的实现需要选择合适的锁相环参数和设计合理的电路结构。
下面介绍几种常用的锁相环倍频实现方案。
1.模拟锁相环倍频：模拟锁相环倍频使用模拟电路实现，具有延迟小、稳定性好等特点。
它适用于频率较低的应用场景，如音频信号的倍频。
锁相环分频倍频的应用原理
锁相环分频倍频的应用原理一、引言锁相环（Phase-Locked Loop，PLL）是一种常用的电子电路，它在现代通信、测量和控制系统中扮演着重要的角色。
锁相环可以实现信号的频率合成、频率转换和时钟恢复等功能。
其中的分频倍频功能在电子系统设计中得到广泛应用。
本文将介绍锁相环分频倍频的应用原理。
二、锁相环简介锁相环是由相位比较器、低通滤波器和波形整形器等组件组成的反馈系统，其输出信号与参考信号处于稳定的相位关系。
通过调节控制电压，锁相环能够跟踪输入信号的相位差，并使输出信号达到稳定的相位同步。
锁相环在通信系统中常用于时钟同步、频率合成和信号调理等应用。
三、锁相环的分频倍频功能锁相环中的分频倍频功能可以将输入信号的频率转换为所需的频率。
分频倍频是通过将输入信号在锁相环内部的振荡器中进行调整实现的。
以下是锁相环分频倍频的应用原理的具体步骤：1.输入信号分频：通过将输入信号分频，将其频率降低至锁相环振荡器可接受的范围。
一般情况下，使用分频器将输入信号频率降低到锁相环的工作范围内。
2.锁相环稳定：一旦输入信号的频率降低至锁相环可以处理的范围，锁相环开始跟踪输入信号。
通过比较输入信号和锁相环输出信号，相位比较器产生一个方向性的误差信号。
3.低通滤波：误差信号经过低通滤波器，滤除高频成分，获得稳定的控制电压。
该控制电压用于调节振荡器的频率，使其与输入信号的相位保持一致。
4.波形整形：控制电压经过波形整形器，将其转换为输出信号。
波形整形器通常将控制电压转换为方波，用于驱动输出信号的数码电路。
5.输出信号倍频：通过在输出信号路径中添加倍频电路，将波形整形之后的信号进行倍频。
倍频电路可以是原理上简单的倍频器，也可以是数字信号处理器实现的复杂倍频算法。
四、应用实例锁相环的分频倍频功能在很多电子系统中得到广泛应用。
以下列举几个应用实例：•频率合成器：通过将输入信号分频和倍频，锁相环可以根据需求合成所需的输出频率。
在无线通信系统中，频率合成器常用于产生无线信号的载波频率。
基于NE564的锁相倍频电路(32倍频)
用NE564构成锁相倍频器（32倍频）系统设计作者XXX指导教师马玲摘要：NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片，内部有鉴相器，环路滤波，压控振荡器等基本电路环节构成回路的一种集成电路的芯片，NE564的功能是输出信号与参考信号之间的比较，然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。
74LS393有分频器的作用，NE564输出的信号经过74LS393分频以后的信号经过鉴相器，实现倍频，所以在其与NE564一起工作可实现锁相倍频的作用，是构成锁相倍频器的主要器件，再辅助一些其他器件，就可实现对高频信号的锁相倍频功能。
关键词：倍频、锁相环路、分频、NE564、压控振荡器NE564 constitute a phase-locked frequency multiplier (32 multiplier)system designAuthor XXXGuide Teacher Ma LingAbstract：NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integrated circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、PLL、frequency、NE564、VCO目录1 绪论 (1)1.1 研究现状 (1)1.2 研究目的 (1)1.3 研究内容 (1)2 锁相环路基本原理 (1)2.1锁相环路的基本组成 (2)2.1.1 鉴相器 (3)2.1.2 压控振荡器 (3)2.1.3环路滤波器 (3)2.2锁相环的两种调节过程 (3)2.2.1跟踪过程 (3)2.2.2捕捉过程 (4)3 集成锁相环NE564介绍及其应用 (4)3.1锁相环NE564基本介绍 (4)3.1.1限幅放大器 (6)3.1.2鉴相 (6)3.1.3压控振荡管 (6)3.1.4输出放大器与直流恢复电路 (7)3.1.5施密特触发器 (7)3.2 NE564基本应用电路 (8)4 分频器74LS393介绍 (8)5 锁相倍频器系统的总体设计 (11)5.1功能要求 (11)5.2设计思路及数据的计算 (11)5.3 总体电路设计 (12)5.4 设计实验内容 (13)5.5射极电压跟随器输出电路 (13)6 调试与测试 (14)结论 (15)致谢 (16)参考文献 (16)1 绪论1.1 研究现状许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环倍频
锁相环倍频锁相环倍频是一种常用的电路技术，用于产生高频时钟信号或频率合成。
它是利用锁相环(Phase-Locked Loop，简称PLL)的特性来实现的。
锁相环倍频的原理是通过反馈的方式，将输入信号与本地时钟信号进行比较，并将误差信号通过滤波、放大等环节处理后，再输入到VCO(Voltage-Controlled Oscillator)中，通过调节VCO的频率，使其与输入信号的频率同步。
这种方式可以实现输入信号与本地时钟信号的频率倍增，从而达到倍频的目的。
锁相环倍频的基本结构包括相平衡器(Phase Detector)、环形滤波器(Loop Filter)、控制电压产生器(Control Voltage Generator)和VCO等组成。
其工作过程如下：1. 相平衡器将输入信号与本地时钟信号进行比较，产生误差信号。
2. 误差信号经过环形滤波器，滤除高频噪声，得到平稳的控制电压。
3. 控制电压通过控制电压产生器转换成电流信号，进一步输入到VCO 中。
4. VCO根据控制电流信号的大小，调节自身的频率，使其与输入信号的频率同步。
5. 经过一段时间后，锁相环达到稳定状态，输出的时钟信号的频率是输入信号频率的倍数。
锁相环倍频技术有许多应用，其中包括：1. 高速通信系统：在光纤通信和无线通信中，为了实现高速数据传输，需要产生高精度的时钟信号。
锁相环倍频可以通过将低频的参考时钟倍频到高频，从而满足高速通信系统对时钟信号精度和稳定性的要求。
2. 数字信号处理(DSP)：在数字信号处理中，需要对输入信号进行采样和处理。
锁相环倍频可以用来产生高速的采样时钟信号，从而实现高速、高精度的信号处理。
3. 电源管理：在电子设备中，为了提高能源利用效率和延长电池寿命，通常会使用功率管理芯片来控制电源的供电。
锁相环倍频可以用于产生稳定的时钟信号，从而精确控制供电频率，实现电源管理的功能。
4. 音频频率合成：在音频设备中，为了产生不同频率的音频信号，通常使用频率合成器。
基于锁相环和单片机的柔性倍频器设计
Ä~P， ! á ú ô ¿S， V è 56 #2 *05 ， Ô )5 ， ‘D¬ÂÔFb。
¼ *! V çÅ&Øÿ&
"! ]^
:DEF àë y{ F C r Ý ýE b¯ O ! V ç Å Fmn， C r M ;FÍüð， 0 Á ý & " ¡ c Ä # ç Å b ， ¥aÂÔFÄ#U 。ÄmnrçÅb]+Fál。
%&’(： ab， 21;8， 23>， Rcd à e ]L ,- 5 1l#$2%。 （ 3)#$*# ） ： ,-Q201u¿2314°u#$Ü ;<=>?@： =ABCDE FGDH6 AID6 GJ 6 "##$<*<)* ：
基于锁相环和单片机的柔性倍频器设计
作者： 作者单位： 刊名： 英文刊名： 年，卷(期)： 被引用次数： 徐静， 李晓鹏， 李矩， 刘桂雄， Xu Jing， Li Xiaopeng， Li Ju， Liu Guixiong 华南理工大学机械工程学院,广州,510640 现代制造工程 MODERN MANUFACTURING ENGINEERING 2006，""(8) 1次
)2 +! ÁýDE ’rM;Z[\ Å Ä µ， °c´ PF Ý ý t^ÅDçÅb *， ¥D«F .(*#*$ V¯ * È·F 4) %µ{E b¯KL， Y .(*#*$ F g U~Z[Eb， ¯Eb ‘ D * B& Z 4) P d o «： （ + ） hº ¸ ¢ U ~， ¥új ) F ¡ ¡ U~ Ù K§ãä < ! ， L ãä ， qr¡ U~， （ + ） （ )* ） ¡U~ Vè FU~ K Å、 )#"
锁相环(史)
RS
QD QC QB QA
74LS90 cBp1 cpA0
RS
被测信号
b
PH I 2 a PH I1
CD4046
c
VCOo
反相器的作用
✓ 左边的反相器：因为74LS374是上升沿触发 ✓ b为什么要为Q3的反相信号？
Q3的特点是高电平持续时间短，低电平时间持续时间 长，如果a为高电平，b为低电平，则锁相环相位器不 好比较，所以将Q3取反。
• 本锁相环电路选择了相位比较器2（PC2）， 锁相环路锁定在压控振荡器中型频率处时 输入输出的相位差为0。所以R4是不可以省 去的。
实验内容三 、 用CC4046、74LS90、 74LS00组成一个倍频电路（其倍频数N=1 －10可选）
用锁相环实现倍频的原理
fcoN'fco
实验步骤：
（1）用74LS90设计一个十进制计数器，测绘各关键点的波 形， （注意触发源的选择）。
• 集成数字锁相环内通常至少包含压控振荡器VCO和相位比较器PC。 • 本实验使用HCT4046。
• PIN DESCRIPTION
• PIN NO. SYMBOL NAME AND FUNCTION
锁相环倍频器的实训报告
一、实训目的通过本次实训，使学生掌握锁相环倍频器的基本原理、设计方法和实验技能，提高学生运用理论知识解决实际问题的能力，培养学生的动手操作能力和团队协作精神。
二、实训内容1. 锁相环倍频器的基本原理锁相环倍频器是一种能够将输入信号频率进行整数倍放大的电路。
它主要由压控振荡器（VCO）、鉴相器（PD）、低通滤波器（LPF）和分频器组成。
当输入信号与VCO的输出信号之间存在相位差时，PD将这个相位差转换为误差电压，通过LPF滤波后，控制VCO的频率，使VCO的输出信号与输入信号保持同步，从而达到倍频的目的。
2. 锁相环倍频器的设计（1）选择合适的VCO：根据输入信号的频率和所需的倍频次数，选择合适的VCO，确保VCO的频率范围满足设计要求。
（2）设计鉴相器：鉴相器的作用是检测输入信号与VCO输出信号的相位差，并将相位差转换为误差电压。
常用的鉴相器有乘法鉴相器和相位比较鉴相器。
（3）设计低通滤波器：低通滤波器的作用是滤除误差电压中的高频分量，使其平滑，以便控制VCO的频率。
常用的低通滤波器有RC滤波器和有源滤波器。
（4）设计分频器：分频器的作用是将VCO的输出信号进行分频，得到所需的倍频信号。
常用的分频器有数字分频器和模拟分频器。
3. 锁相环倍频器的实验（1）搭建实验电路：根据设计好的电路图，搭建锁相环倍频器实验电路。
（2）测试电路性能：使用示波器、频率计等仪器，测试电路的输出信号频率、相位噪声、频率稳定度等性能指标。
（3）分析实验结果：根据实验数据，分析电路性能，找出存在的问题，并提出改进措施。
三、实训过程1. 实验准备（1）查阅相关资料，了解锁相环倍频器的基本原理、设计方法和实验技巧。
（2）熟悉实验设备和仪器，了解其性能和操作方法。
（3）设计实验电路图，列出所需元器件清单。
2. 搭建实验电路（1）按照实验电路图，连接电路元器件。
（2）检查电路连接是否正确，确保电路安全可靠。
3. 测试电路性能（1）使用示波器观察VCO的输出信号波形，记录频率、相位噪声等数据。
用于12_5Gbit_sSerDes系统锁相环倍频器设计_茅俊伟
图 3 五分频器电路结构框图 Fig. 3 Block diagram of 5 divider
在电路设计中再将两输入与非门与 SCFL 触发 器集成以简 化 电 路［8］， 进 一 步 减 小 环 路 延 时， 增 加电路工作速度。集成与非门的 SCFL 锁存器如图 4 （ a） 所示。普通 SCFL 触发器是两个如图 4 （ b） 中的锁存器级联而成。
由 D 触发器的工作情况可知，在时钟跳变时 D 触发器将输入端的数据传送到输出端，所以如果要 将与非门集成到 D 触发器中，就必须在原来锁存 器的输入端加上相应的逻辑电路。比如在图 4 中的 基本 SCFL 锁存器 （ 右边的锁存器） 中，如果要在 Q + 端实现与非功能，M14 必须换成两个管子串接， 如左边电路中 M4 和 M4b 的串接结构。因为输出差 分对称，所以 Q － 端输出与非逻辑的非，换成等价 的或非逻辑，M11 应换成两管并接结构，如主电路 中 M3和 M3b 的并联结构。所以左、右电路级联即 可构成集成与非门的 SCFL 触发器。
图 6 电荷泵的电路结构 Fig. 6 Charge pump circuit
近 年 来， 串 行 器 / 解 串 器 （ serializer / deserializer，SerDes） 接口技术正取代传统并行接 口技术成为高速接口技术的主流，广泛用于光纤通 信等领域［1］。在 SerDes 系统中，时钟倍频器为发 射模块提供时钟信号，对于采用半速率结构串行器 的 SerDes 系统，所需的时钟频率为串行输出信号 工作速率的一半。时钟倍频器电路的抖动性能很重 要，决定了 SerDes 系统的抖动产生和抖动转移等 指标要求［2］。时钟倍频器的实现方案有多种选择， 本文采用的是锁相环倍频器结构，具有结构简单、 抖动和功 耗 较 小 的 特 点［3］。 本 文 设 计 采 用 特 征 频 率49 GHz的0. 18 μm CMOS 工艺，目前采用该工艺 的锁相环倍频器电路速度很少达到 6. 25 GHz 及以 上 的， 大 多 数 此 类 高 速 率 的 设 计 采 用 GaAs MESFET［4］，SiGe BiCMOS［5］以及 Biplolar［6］工艺来 实现，但是和采用 CMOS 工艺实现相比，其功耗都 较大。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环倍频器摘要倍频器（frequency multiplier）使输出信号频率等于输入信号频率整数倍的电路。
输入频率为f1，则输出频率为f0＝nf1，系数n为任意正整数，称倍频次数。
倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。
利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。
倍频器也可由一个压控振荡器和控制环路构成。
它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率f1的倍乘值f0＝nf1上。
目录一课题目 (4)二课题介绍 (4)三关键词 (4)四锁相环介绍 (4)五CD4046介绍 (6)六CD4518介绍 (10)七锁相环倍频器设计电路及工作原理 (12)八电路元件清单 (13)九焊接与制作 (13)十实物图 (14)十一心得体会 (14)十二参考文献 (15)十三致谢 (15)题目锁相环倍频器一．本次课程设计主要是配合《模拟电子技术》和数字电子技术》理论课程而设置的一次实践性课程，祈祷巩固所学知识，加强综合实力，培养电路设计能力，提高实验技术，启发创新思想的效果。
二．课程介绍倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。
用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。
非线性电阻构成的倍频器，倍频噪声较大。
这是因为非线性变换过程中产生的大量谐波使输出信号相位不稳定而引起的。
倍频次数越高，倍频噪声就越大，使倍频器的应用受到限制。
在要求倍频噪声较小的设备中，可采用根据锁相环原理构成的锁相环倍频器和同步倍频器。
三．关键词锁相环CD4046 CD4518四．锁相环介绍锁相环(phase-locked loop):为无线电发射中使频率较为稳定的一种方法,。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波,建立位同步等。
具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。
在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.五．CD4046介绍图2图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图3图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。
从图中还可知，fout不一定是对称波形。
对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。
图4相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。
如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。
在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。
从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。
而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。
上述波形如图5所示。
由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。
图5CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。
当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。
由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。
当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。
VCO振荡频率的范围由R1、R2和C1决定。
由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。
一般规定CD4046的最高频率为1。
2MHz(VDD=15V），若VDD<15V，则fmax要降低一些。
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。
源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。
齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
综上所述，CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同。
六．CD4518介绍CD4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CL℃K信号上升沿触发，触发信号由CL℃K端输入，ENABLE 端置“1”。
RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。
这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。
若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。
CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。
计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。
在单个单元运算中，EN输入保持高电平，且在CP上升沿进位。
CR线为高电平时，计数器清零。
计数器在脉动模式可级联，通过将Q3连接至下—计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
引脚功能：8 VSS 地16 VDD 电源正图6图6为CD4518引脚图七．锁相环倍频器设计电路及工作原理图7图7用CD4046与BCD加法计数器CD4518构成的100倍频电路。
刚开机时，f2可能不等于f1，假定f2<f1，此时相位比较器Ⅱ输UΨ为高电平，经滤波后Ud逐渐升高使VCO输出频率f2迅速上升，f2增大值至 f2=f1，如果此时 Ui滞后 U0，则相位比较器Ⅱ输出UΨ为低电平。
UΨ经滤波后得到的Ud信号开始下降，这就迫使VCO对f2进行微调，最后达到f2/N=f1，并且f2与f1的相位差Δφ=0°。
，进入锁定状态。
如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。
八．电路元件清单九．焊接与制作：手工焊接的基本操作方法(a)焊前准备准备好电烙铁以及镊子、剪刀、斜口钳、尖嘴钳、焊料、焊剂等工具，将电烙铁及焊件搪锡，左手握焊料，右手握电烙铁，保持随时可焊状态。
(b)用烙铁加热备焊件。