(整理)10电子思考与练习题答案.
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图3-94
，
3.16分析图3-95所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图和时序图。
图3-90
3.12将图3-91所示的波形信号作用在负边沿触发器上，试画出触发器 端的工作波形。设初始状态 。
图3-91
3.13试写出如图3-92(a)、(b)、(c)、(d)中各电路输出的状态函数 ，并画出在图3-92(e)中给定信号作用下的 、 、 、 的电压波形。
图3-92
3.14试分析如图3-93所示的智力竞赛抢答电路的工作原理。
1Байду номын сангаас．施密特触发器可用于将三角波变换成正弦波。（×）
12．施密特触发器有两个稳态。（√）
13．多谐振荡器的输出信号的周期与阻容元件的参数成正比。（√）
14．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（×）
15．施密特触发器的正向阈值电压一定大于负向阈值电压。（√）
3.3填空题
1．一个基本RS触发器在正常工作时，它的约束条件是 + =1，则它不允许输入 =0且 =0的信号。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制
7．下列逻辑电路中为时序逻辑电路的是（C）。
A.变量译码器B.加法器C.数码寄存器D.数据选择器
8. N个触发器可以构成最大计数长度（十进制数）为（D）的计数器。
A.N B.2N C. D.
9．同步时序电路和异步时序电路比较，其差异在于后者（B）。
图3-93
简答：“开关S”按下，触发器清零，G=0，其他任一开关闭合，G=1。
3.15用74H72和与非门组成如图3-94所示的“检1”电路(只要输入在 下降沿时为1， 端就输出一串持续正向脉冲，每个脉冲宽度为 维持低电平的时间)，这个电路常用来检测数字系统中按规定时间间隔是否有1状态出现。试说明其工作原理(即工作过程)，画出其工作波形图(输入给定周期性方波；其频率低于 频率)。有条件者应当用实验验证。
12．脉冲整形电路有C。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.555定时器
13．多谐振荡器可产生B。
A.正弦波B.矩形脉冲C.三角波D.锯齿波
14．石英晶体多谐振荡器的突出优点是C。
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭
3.2判断题（正确打√，错误的打×）
1．D触发器的特性方程为 ，与 无关，所以它没有记忆功能。（×）
图3-84
3.6电路如图3-85所示，设触发器初始状态均为0，试画出在 作用下 和 的波形。
图3-85
3.7已知下降沿 触发器的 波形如图3-86所示，试分别画出其 端的波形。设 ，触发器的初始状态为0。
图3-86
(a) (b)
3.8某同学用如图3-87（a）所给器件构成电路，并在示波器上观察到如图3-87（b）所示波形。试问电路是如何连接的？请画出逻辑电路图。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
10．一位8421BCD码计数器至少需要（B）个触发器。
A.3 B.4 C.5 D.10
11．具有记忆和存储功能的电路属于时序逻辑电路，故A、B、D电路是时序逻辑电路。
a.触发器；b.寄存器；c.多位加法器；d.计数器；e.译码器；f.数据选择器
2．RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）
3．由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（×）
4．对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）
5．同步时序电路由组合电路和存储器两部分组成。（√）
6．时序电路不含有记忆功能的器件。（×）
图3-87
3.9如图3-88（a）所示各触发器的 波形如图3-88（b）所示，试画出各触发器输出端 的波形。设各触发器的初态为0。
图3-88
3.10一个主从 触发器，己知 、 、 端的电压波形如图3-89所示，试画出 、 端的电压波形。假定触发器的初始状态为 。
图3-89
3.11一逻辑电路如图3-90所示，试画出在 作用下， 、 、 、 的波形。
7．同步时序电路具有统一的时钟CP控制。（√）
8．采用 或 触发器也可用来构成移位寄存器。(×)
9．十进制计数器，除了采用8421编码或5421编码形式外，也可采用2421码、余3码和格雷码等其它形式的编码。(×)
10．用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片，而不能采用十进制计数器芯片。(×)
7．计数器按计数增减趋势分，有加计数器、减计数器和可逆计数器。
8．计数器按触发器的翻转顺序分，有同步和异步计数器。
9．一个五进制计数器也是一个五分频器。
2.
3.4试画出如图3-83（a）所示电路的 端及 端波形，输入信号波形如图题3.4（b）所示，设 触发器的初始状态为0。
图3-83
3.5如图3-84所示电路是由 触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端 输出2个频率相同、相位不同的脉冲信号。试画出 端的时序图。
思考与练习题
1.
3.1选择题
1.一个触发器可记录一位二进制代码，它有（C）个稳态。
A.0 B.1 C.2 D.3 E.4
2．对于D触发器，欲使 ，应使输入D=(C)。
A.0 B.1 C.Q D.
3．对于JK触发器，若J=K，则可完成(C )触发器的逻辑功能。
A.RS B.D C.T D.Tˊ
4．欲使JK触发器按 工作，可使JK触发器的输入端( A )。
A.J=K=0 B.J=Q，K= C.J= ，K=Q D.J=Q，K=0E.J=0，K=
5．欲使JK触发器按 工作，可使JK触发器的输入端（A）。
A.J=K=1 B.J=Q，K= C.J= ，K=Q D.J=Q，K=1E.J=1，K=Q
6． 同步计数器和异步计数器比较，同步计数器的显著优点是（A）。
2．触发器有两个互补的输出端Q、 ，定义触发器的1状态为Q=1，0状态为Q=0，可见触发器的状态指的是Q端的状态。
3．若一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。
5．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
6．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
，
3.16分析图3-95所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图和时序图。
图3-90
3.12将图3-91所示的波形信号作用在负边沿触发器上，试画出触发器 端的工作波形。设初始状态 。
图3-91
3.13试写出如图3-92(a)、(b)、(c)、(d)中各电路输出的状态函数 ，并画出在图3-92(e)中给定信号作用下的 、 、 、 的电压波形。
图3-92
3.14试分析如图3-93所示的智力竞赛抢答电路的工作原理。
1Байду номын сангаас．施密特触发器可用于将三角波变换成正弦波。（×）
12．施密特触发器有两个稳态。（√）
13．多谐振荡器的输出信号的周期与阻容元件的参数成正比。（√）
14．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（×）
15．施密特触发器的正向阈值电压一定大于负向阈值电压。（√）
3.3填空题
1．一个基本RS触发器在正常工作时，它的约束条件是 + =1，则它不允许输入 =0且 =0的信号。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制
7．下列逻辑电路中为时序逻辑电路的是（C）。
A.变量译码器B.加法器C.数码寄存器D.数据选择器
8. N个触发器可以构成最大计数长度（十进制数）为（D）的计数器。
A.N B.2N C. D.
9．同步时序电路和异步时序电路比较，其差异在于后者（B）。
图3-93
简答：“开关S”按下，触发器清零，G=0，其他任一开关闭合，G=1。
3.15用74H72和与非门组成如图3-94所示的“检1”电路(只要输入在 下降沿时为1， 端就输出一串持续正向脉冲，每个脉冲宽度为 维持低电平的时间)，这个电路常用来检测数字系统中按规定时间间隔是否有1状态出现。试说明其工作原理(即工作过程)，画出其工作波形图(输入给定周期性方波；其频率低于 频率)。有条件者应当用实验验证。
12．脉冲整形电路有C。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.555定时器
13．多谐振荡器可产生B。
A.正弦波B.矩形脉冲C.三角波D.锯齿波
14．石英晶体多谐振荡器的突出优点是C。
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭
3.2判断题（正确打√，错误的打×）
1．D触发器的特性方程为 ，与 无关，所以它没有记忆功能。（×）
图3-84
3.6电路如图3-85所示，设触发器初始状态均为0，试画出在 作用下 和 的波形。
图3-85
3.7已知下降沿 触发器的 波形如图3-86所示，试分别画出其 端的波形。设 ，触发器的初始状态为0。
图3-86
(a) (b)
3.8某同学用如图3-87（a）所给器件构成电路，并在示波器上观察到如图3-87（b）所示波形。试问电路是如何连接的？请画出逻辑电路图。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
10．一位8421BCD码计数器至少需要（B）个触发器。
A.3 B.4 C.5 D.10
11．具有记忆和存储功能的电路属于时序逻辑电路，故A、B、D电路是时序逻辑电路。
a.触发器；b.寄存器；c.多位加法器；d.计数器；e.译码器；f.数据选择器
2．RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）
3．由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（×）
4．对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）
5．同步时序电路由组合电路和存储器两部分组成。（√）
6．时序电路不含有记忆功能的器件。（×）
图3-87
3.9如图3-88（a）所示各触发器的 波形如图3-88（b）所示，试画出各触发器输出端 的波形。设各触发器的初态为0。
图3-88
3.10一个主从 触发器，己知 、 、 端的电压波形如图3-89所示，试画出 、 端的电压波形。假定触发器的初始状态为 。
图3-89
3.11一逻辑电路如图3-90所示，试画出在 作用下， 、 、 、 的波形。
7．同步时序电路具有统一的时钟CP控制。（√）
8．采用 或 触发器也可用来构成移位寄存器。(×)
9．十进制计数器，除了采用8421编码或5421编码形式外，也可采用2421码、余3码和格雷码等其它形式的编码。(×)
10．用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片，而不能采用十进制计数器芯片。(×)
7．计数器按计数增减趋势分，有加计数器、减计数器和可逆计数器。
8．计数器按触发器的翻转顺序分，有同步和异步计数器。
9．一个五进制计数器也是一个五分频器。
2.
3.4试画出如图3-83（a）所示电路的 端及 端波形，输入信号波形如图题3.4（b）所示，设 触发器的初始状态为0。
图3-83
3.5如图3-84所示电路是由 触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端 输出2个频率相同、相位不同的脉冲信号。试画出 端的时序图。
思考与练习题
1.
3.1选择题
1.一个触发器可记录一位二进制代码，它有（C）个稳态。
A.0 B.1 C.2 D.3 E.4
2．对于D触发器，欲使 ，应使输入D=(C)。
A.0 B.1 C.Q D.
3．对于JK触发器，若J=K，则可完成(C )触发器的逻辑功能。
A.RS B.D C.T D.Tˊ
4．欲使JK触发器按 工作，可使JK触发器的输入端( A )。
A.J=K=0 B.J=Q，K= C.J= ，K=Q D.J=Q，K=0E.J=0，K=
5．欲使JK触发器按 工作，可使JK触发器的输入端（A）。
A.J=K=1 B.J=Q，K= C.J= ，K=Q D.J=Q，K=1E.J=1，K=Q
6． 同步计数器和异步计数器比较，同步计数器的显著优点是（A）。
2．触发器有两个互补的输出端Q、 ，定义触发器的1状态为Q=1，0状态为Q=0，可见触发器的状态指的是Q端的状态。
3．若一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。
5．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
6．时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。