译码显示电路实验报告

合集下载

实验6.6 计数、译码和显示电路(60进制)

实验6.6 计数、译码和显示电路(60进制)

数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。

2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。

完成表6-6-1及6-6-2测试,个位波形测试。

三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器,COM接地;BS311101共阳极显示器,COM 接电源+5V 。

输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。

当译码器输入码超过“1001”时,译码器的输出为全为0,数码管熄灭。

译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR :异步清零端,低电平有效;LD :同步置数端,低电平有效;ET 、EP :使能端,高电平有效;CP :计数器时钟;D 、C 、B 、A :数据输入端;Q D 、Q C 、Q B 、Q A :数据输出端;Co :进位端。

输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器,它的计数长度是16。

译码显示电路实验报告

译码显示电路实验报告

一、实验目的1. 熟悉译码显示电路的基本原理和组成;2. 掌握译码器和显示器的功能及使用方法;3. 通过实验,验证译码显示电路的工作性能;4. 培养动手实践能力和团队协作精神。

二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。

它主要由译码器和显示器两部分组成。

译码器将输入的数字信号转换为对应的控制信号,显示器则根据这些控制信号显示相应的图形或字符。

1. 译码器:译码器是一种多输入、多输出的组合逻辑电路,其作用是将输入的二进制代码转换为输出的一组控制信号。

常见的译码器有二进制译码器、十进制译码器等。

2. 显示器:显示器用于显示译码器输出的控制信号。

常见的显示器有七段显示器、液晶显示器等。

本实验采用七段显示器,它由七个独立的段组成,通过控制每个段的亮与灭,可以显示0-9的数字以及其他符号。

三、实验仪器与器材1. 实验箱;2. 译码器(例如:74LS47);3. 显示器(例如:七段显示器);4. 连接线;5. 示波器(可选);6. 电源。

四、实验步骤1. 熟悉实验箱和实验器材,了解译码器和显示器的功能及使用方法。

2. 按照实验原理图连接译码器和显示器,确保连接正确无误。

3. 在译码器输入端输入二进制代码,观察显示器是否按照预期显示相应的数字或符号。

4. 调整译码器的输入代码,验证译码器的工作性能。

5. (可选)使用示波器观察译码器和显示器的信号波形,进一步分析电路工作原理。

6. 记录实验数据,撰写实验报告。

五、实验结果与分析1. 当译码器输入端输入二进制代码时,显示器按照预期显示相应的数字或符号。

2. 调整译码器的输入代码,显示器能够正确显示相应的数字或符号。

3. 通过实验,验证了译码显示电路的基本原理和组成,掌握了译码器和显示器的功能及使用方法。

4. 在实验过程中,注意观察译码器和显示器的信号波形,有助于理解电路工作原理。

六、实验总结1. 本实验成功实现了译码显示电路的基本功能,验证了译码器和显示器的工作性能。

实验五-7段数码显示译码器设计

实验五-7段数码显示译码器设计

实验五7段数码显示译码器设计实验报告一、实验要求1、GW48实验箱2、写出7段数码显示译码器程序3、总结实验步骤和实验结果二、实验内容1、说明例中各语句的含义,以及该例的整体功能。

在max+plus2或quartus2上对以下该例进行编辑、编译、综合、适配仿真,给出其所有信号的时序仿真波形。

module zdw(in,out);output [6:0]out;input [3:0]in;reg[6:0]out;always@(in)begincase(in)4'd0: out=7'b1111110;4'd1: out=7'b0110000;4'd2: out=7'b1101101;4'd3: out=7'b1111001;4'd4: out=7'b0110011;4'd5: out=7'b1011011;4'd6: out=7'b1011111;4'd7: out=7'b1110000;4'd8: out=7'b1111111;4'd9: out=7'b1111011;4'd10: out=7'b1110111;4'd11: out=7'b0011111;4'd12: out=7'b1001110;4'd13: out=7'b0111101;4'd14: out=7'b1001111;4'd15: out=7'b1000111;default: out=7'bx;endcaseendendmodule2、引脚锁定以及硬件下载测试。

建议选实验电路模式6,用数码8显示译码输出(PIO46—PIO40)。

键8,键7,键6,键5四位控制输入,硬件验证译码器的工作性能。

计数译码显示电路实验报告

计数译码显示电路实验报告

计数译码显示电路实验报告实验目的:掌握编码与解码的基本原理和技术。

设计与实现一个计数译码显示电路。

提高电子电路设计与实验能力。

实验原理:计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。

它通过计数器将输入的时钟信号转化为二进制数码输出,然后通过译码器将二进制数码转为七段数码管的控制信号,从而使得七段数码管实现相应的数字显示。

实验器材:1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤:1. 将CD4017计数器芯片的1脚连接到电源Vcc,16脚连接到地GND。

2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置,并设置相应的电源和开关。

3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地,将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。

4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。

5. 连接七段数码管的共阳脚到电源Vcc。

实验结果:通过调整计数器CD4017的时钟频率、复位电平和输入信号,我们可以观察到七段数码管显示出不同的数字,从0到9循环显示。

实验分析:计数译码显示电路利用计数器进行计数和译码器进行解码,通过将二进制数码转换为七段数码管的控制信号,实现了数字的显示。

实验中需要注意选择适当的电阻、电容等元器件,以确保电路的稳定工作。

另外,对于七段数码管的显示,还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。

实验总结:通过本实验,我们掌握了计数译码显示电路的基本原理与设计方法,提高了对数字集成电路的理解和应用能力。

实验结果令人满意,并加深了对数字电路的认识。

在今后的学习和实践中,我们将继续加强对电子电路设计与实验的掌握,提高自己的技术水平。

计数译码显示电路实验报告总结

计数译码显示电路实验报告总结

计数译码显示电路实验报告总结本次实验是关于计数译码显示电路的搭建和测试。

通过实验,我们掌握了计数器的原理和译码显示电路的工作原理,并能够正确地搭建和测试这些电路。

实验中,我们使用的计数器是74LS161,它是一种同步4位二进制计数器,能够实现递增和递减计数,并能够输出位宽为4位的计数值。

我们将其与译码显示电路74LS47相连,通过74LS47将计数器的输出值转换成7段数码管所显示的数字。

在实验前,我们先对74LS161计数器和74LS47译码显示电路的原理进行了学习和理解。

我们知道,74LS161计数器拥有一个时钟输入,通过时钟信号的触发,可以实现计数器的递增或递减。

而74LS47译码显示电路拥有四个输入端口,分别对应着四位二进制码的输出,通过译码器将输出值转换成7段数码管所显示的数字。

在搭建电路时,我们按照实验指导书中给出的电路图和连接方式进行了连接。

在连接时,我们要注意电路的接线是否正确,以免出现电路短路或开路等问题。

在实验过程中,我们进行了递增和递减计数的测试,观察数码管的显示结果。

我们发现,当计数器的计数值递增或递减时,数码管显示的数字也相应地改变。

这说明我们搭建的电路连接正确,电路能够正常工作。

在实验中,我们还进行了译码器的测试。

我们先将74LS161计数器的输出接到译码器的输入端口,然后将译码器的输出端口分别接到不同的7段数码管上,观察数码管的显示结果。

我们发现,译码器能够正确地将计数器输出值转换成7段数码管所显示的数字。

这说明我们搭建的译码器电路也正确无误。

总的来说,本次实验使我们掌握了计数器和译码显示电路的原理和工作方式,并能够正确地搭建和测试这些电路。

通过本次实验,我们不仅提高了自己的实验操作能力,也加深了对数字电路原理的理解。

译码显示电路试验报告

译码显示电路试验报告

译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路,该电路接收一组二进制编码信号,并将其转换为对应的七段数码管显示输出,以实现数字的直观显示。

二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码,再利用译码器将二进制编码转换对应的七段数码管点亮,以显示数字。

其中,七段数码管由七个独立的LED段(A、B、C、D、E、F、G)组成。

三、硬件设计1.编码器:采用4-to-16编码器,将4位二进制数转换为16位输出,以实现对输入信号的编码。

2.译码器:采用7-to-8译码器,将8位二进制数转换为7段数码管的输出,以实现对七段数码管的点亮。

3.数码管:采用共阳极七段数码管,接收译码器的输出信号,以显示相应的数字。

四、软件设计本试验采用Verilog HDL语言进行编程设计。

1.编码器模块:通过输入的4位二进制数,控制编码器的输出。

2.译码器模块:通过译码器将编码器的输出转换为七段数码管的输出。

3.数码管模块:通过驱动数码管的7个LED段,实现数字的显示。

五、测试与分析1.测试方法:通过改变输入的4位二进制数,观察数码管显示的数字是否正确。

2.测试结果与分析:对所有可能输入进行测试,均得到了正确显示结果,验证了电路的正确性。

六、结论本试验成功设计并实现了一个译码显示电路,该电路可以将4位二进制数转换为对应的七段数码管显示输出,实现了数字的直观显示。

本试验中,硬件设计合理,软件设计也达到了预期的目标。

但是,由于硬件设备的限制,本试验未能对更高位数的译码显示电路进行设计和测试。

在未来的工作中,我们建议进一步扩展电路的设计,以实现对更高位数数字的译码显示。

七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路,但是在实际应用中可能还需要进行一些改进和优化。

以下是对未来工作的建议和展望:1.考虑采用更先进的数字芯片技术,以提高电路的稳定性和可靠性。

十六进制7段数码显示译码器设计实验报告

十六进制7段数码显示译码器设计实验报告

十六进制7段数码显示译码器设计实验报告实验报告:十六进制7段数码显示译码器设计一、实验目的本实验的主要目的是设计一种用于将十六进制数码转化为七段显示的译码器电路。

通过这个实验,我们可以学习和了解数字电路的工作原理、数码管的控制方式以及七段数码的译码方法。

二、实验原理本实验所用到的数码管为共阳数码管,它由7个发光二极管组成,其中的每一个发光二极管称为一个段。

这七个段依次为a、b、c、d、e、f和g,它们分别对应数码管上的abcdefg七个引脚。

当一些引脚输出高电平时,相应的段就会被点亮,从而显示出特定的字符。

为了实现将十六进制数码转化为七段显示的功能,我们需要设计一个译码器电路。

译码器电路的输入为十六进制数码,输出为七段信号,用于控制数码管的每个段的亮灭情况。

为了简化设计,我们可以采用CMOS数字集成电路74LS47来实现译码器电路。

该集成电路内部集成了BCD转七段译码器,可以将二进制代码转化为七段数码显示所需要的信号。

它的输入为四个二进制输入端口A、B、C和D,输出为七个段芯片(a、b、c、d、e、f和g)的控制信号。

三、实验步骤1.首先,根据74LS47的真值表,确定译码器的输入和输出。

2.根据真值表,画出逻辑图,确定硬件电路的连接方式。

3.按照逻辑图和电路连接方式,进行硬件电路的布线。

4.按照实验仪器的操作说明,对电路进行调试和测试。

5.将输入端口连接至外部的十六进制信号源,观察输出端口的数据是否正确。

6.验证电路的正确性和稳定性,如果出现问题,进行排除和修复。

四、实验结果经过实验,我们成功地设计并实现了一个十六进制7段数码显示译码器电路。

当输入端口接收到一个十六进制信号时,通过电路的处理和转换,将其转化为了相应的七段信号,用于控制数码管的每个段的亮灭情况。

通过实验观察,我们发现电路的输出结果与预期一致,且工作稳定。

五、实验总结通过这个实验,我们对于数字电路的工作原理和数码管的控制方式有了更深的了解。

显示译码电路实验报告

显示译码电路实验报告

显示译码电路实验报告显示译码电路实验报告引言:在现代电子技术领域,显示译码电路扮演着重要的角色。

它们可以将数字信号转换为人们可以理解的可视化信息,广泛应用于计算机、电视、手机等设备中。

本实验旨在通过搭建一个显示译码电路,探索其原理和应用。

一、实验目的本实验的目的是了解显示译码电路的工作原理,掌握其基本应用。

通过实践操作,学生们可以更好地理解数字电路的运行机制,提高实际动手能力。

二、实验材料和器件1. 74LS47芯片:这是一种BCD-7段译码器,用于将4位二进制输入转换为7段数码管的输出。

2. 7段数码管:用于显示数字和字母等字符。

3. 连接线、电源等辅助器件。

三、实验步骤1. 连接电路:将74LS47芯片与7段数码管通过连接线连接起来,确保电路连接正确无误。

2. 施加电源:将电路连接到适当的电源上,确保电压和电流符合芯片的工作要求。

3. 输入信号:通过开关或其他输入设备提供4位二进制输入信号。

4. 观察结果:观察7段数码管上显示的字符是否与输入信号对应,验证译码电路的正确性。

四、实验结果与分析经过实验操作,我们成功搭建了显示译码电路,并进行了测试。

在输入4位二进制数的情况下,数码管正确显示了对应的字符。

这表明译码电路能够准确地将二进制信号转换为可视化的字符信息。

通过进一步的观察和分析,我们发现译码电路的工作原理是将输入的二进制数映射到对应的数码管段上。

每个数码管段代表一个二进制位,通过控制该段的通断状态,可以显示不同的字符。

而74LS47芯片则起到了译码的作用,将二进制输入转换为对应的数码管段控制信号。

这种显示译码电路广泛应用于各种计算机和电子设备中。

它使得数字信息可以以更加直观和易读的方式展示给用户,提高了人机交互的效率和便利性。

例如,在计算机屏幕上显示的字符、数字时钟、电子秤等设备都使用了类似的译码电路。

五、实验总结通过本次实验,我们深入了解了显示译码电路的工作原理和应用。

通过实际操作,我们掌握了搭建和测试译码电路的方法,提高了动手实践能力。

计数译码显示电路实验报告体会

计数译码显示电路实验报告体会

计数译码显示电路实验报告体会
作为一名学生,我完成了计数译码显示电路的实验,并撰写了实验报告。

在实验过程中,我深刻体会到实验的重要性,能够帮助我们更深入地理解理论知识,提高实际操作能力,同时也能够锻炼我们的独立思考和解决问题的能力。

在实验过程中,我首先了解了计数译码显示电路的基本原理和组成结构,然后按照说明书的要求,依次完成了电路的设计、焊接和测试工作。

在实验过程中,我认真观察了电路的工作状态,仔细分析了电路的工作原理,不断探索实验现象背后的本质原因。

通过本次实验,我深刻认识到了实验的重要性。

实验不仅能够让我们更深入地理解理论知识,还能够提高我们的实际操作能力,锻炼我们的独立思考和解决问题的能力。

同时,我也意识到实验室的安全规范的重要性,只有遵守实验室的安全规定,才能够确保实验的安全性和可靠性。

总之,通过本次实验,我不仅获得了实验技能的提升,还加深了对理论知识的理解,同时也增强了独立思考和解决问题的能力。

我相信,在未来的学习和工作中,这些经验和能力将给我带来巨大的帮助。

实验报告模板:实验二7段数码显示译码器

实验报告模板:实验二7段数码显示译码器

实验二7段数码显示译码器【实验目的】1.设计七段显示译码器,并在实验板上验证2.学习V erilog HDL文本文件进行逻辑设计输入;3.学习设计仿真工具的使用方法;【实验内容】1.实现BCD/七段显示译码器的“Verilog ”语言设计。

说明:7段显示译码器的输入为:IN0…IN3共5根,7段译码器的逻辑表同学自行设计,要求实现功能为:输入“0…15 ”(二进制),输出“0…9…F ”(显示数码),输出结果应在数码管(共阴)上显示出来。

2.使用工具为译码器建立一个元件符号3.设计仿真文件,进行验证。

4.编程下载并在实验箱上进行验证。

【实验原理】7段数码是纯组合电路。

通常的小规模专用IC,如74或4000系列的器件只能作十进制的BCD码译码,然而数字系统的数据处理和运算都是二进制的,所以输出表达式都是十六进制的。

为了满足十六进制数的译码显示,最方便的方法就是利用Verilog译码程序在FPGA/CPLD中实现。

首先要设计一段程序。

该程序可按照例3-2的case语句表述方法,再根据表4-2的真值表写出程序。

者输入的4位码为A【3:0】,输出控制7段共阴数码管的7位数据位LED7S【6:0】。

输出信号LED7S的7位分别接图4-74的工银数码管的7个段,高位在左,低位在右。

【程序源代码】(加注释)module LED (IN,led7);input[3:0] IN;output[6:0] led7; //定义输出信号reg[6:0] led7; //定规输出信号位7位的寄存器变量always@(IN) //IN为敏感性信号begin //主块开始case(IN) //使用了case语句4'b0000: led7<=7'b0111111;4'b0001: led7<=7'b0000110;4'b0010: led7<=7'b1011011;4'b0011: led7<=7'b1001111;4'b0100: led7<=7'b1100110;4'b0101: led7<=7'b1101101;4'b0110: led7<=7'b1111101;4'b0111: led7<=7'b0000111;4'b1000: led7<=7'b1111111;4'b1001: led7<=7'b1101111;default: led7<=7'b0111111;endcaseend //主块结束endmodule【仿真和测试结果】【硬件仿真结果:】【实验心得和体会】通过这次的7段数码显示译码器实验,我对EDA有了进一步的了解,对QuartusII有了了解以及在QuartusII的使用上有了一些经验。

显示译码电路实验报告

显示译码电路实验报告

一、实验目的1. 理解并掌握显示译码电路的基本原理和工作方式。

2. 学习使用常用的显示译码器芯片,如BCD-7段译码器。

3. 通过实验验证译码器与数码管连接的正确性,并实现数字信号的显示。

4. 提高动手实践能力,加深对数字电路知识的理解和应用。

二、实验原理显示译码电路是数字电路中一种重要的组合逻辑电路,其作用是将输入的二进制或BCD码信号转换为对应的七段LED显示信号。

常见的七段显示器有共阴极和共阳极两种,本实验采用共阴极显示器。

译码器的主要功能是将输入的二进制或BCD码转换为对应的七段显示码。

以BCD-7段译码器为例,其输入为4位BCD码,输出为7个控制信号,分别对应七段LED显示器的7个段。

当输入为0000~1001时,译码器输出相应的段码,使得数码管显示0~9的数字。

三、实验器材1. 数字逻辑实验箱2. 74LS47 BCD-7段译码器3. 共阴极七段数码管4. 连接线5. 电源6. 示波器(可选)四、实验步骤1. 搭建电路根据实验电路图,将74LS47 BCD-7段译码器与共阴极七段数码管连接。

将译码器的输入端A、B、C、D分别连接到实验箱上的数字信号源,输出端a、b、c、d、e、f、g连接到数码管的相应段。

2. 测试电路将实验箱上的数字信号源设置为BCD码输入,依次输入0000~1001,观察数码管显示的数字。

若显示不正确,检查电路连接是否正确,包括译码器、数码管、信号源等。

3. 调试电路若显示不正确,根据译码器的工作原理,分析可能的原因,如译码器芯片损坏、电路连接错误等。

通过排除法,逐步调试电路,直至数码管显示正确。

4. 实验数据记录记录实验过程中数码管的显示结果,并与理论计算结果进行对比。

五、实验结果与分析1. 实验结果通过实验,数码管成功显示了0~9的数字,验证了显示译码电路的正确性。

2. 实验分析实验过程中,通过观察数码管显示结果,发现译码器芯片、电路连接等均正常。

实验结果表明,显示译码电路能够将输入的BCD码转换为对应的七段显示信号,实现数字信号的显示。

编码、译码显示电路的设计与安装实验报告

编码、译码显示电路的设计与安装实验报告

《编码、译码显示电路设计与安装》实验报告姓名欧阳志刚学号20101138班级通信101专业通信技术指导教师林梅实验时间第8周电子信息工程系2011-2012学年第一学期实验目的及原理:1.了解编码译码器的功能和特点。

2.掌握编码译码器的工作原理。

3.掌握集成编码译码器的逻辑功能。

4.掌握集成编码译码器的级联方法。

实验一 编码器一、实验目的和任务:⑴验证编码器的逻辑功能。

(2)掌握中规模集成电路构成组合逻辑电路的方法。

二、实验设备与器材:TTL 集成编码器芯片74LS148等74LS148编码器I0~I7是8个输入端,Y1~Y3是3个输出端,EI 是使能输入端,EO 是使能输出端,GS 是优先标志输出端。

按下表逐项测试74LS148的逻辑功能。

74LS148管脚排列图:14131210161534567128911V CC GND74LS1484I 5I 6I 7I I E 2Y 1Y 0Y 0I 1I 3I 2I SG O E 4I 5I 6I 7I IE 2Y 1Y 0Y 0I 1I 2I 3I S G O E74LS148的功能表:输入输出S ’’I0”I1’’I2’’I3’’I4’’I5’’I6’’I7’’Y0" Y1" Y2" Ys’’Y EX’’1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 X X X X X X X 0 0 0 0 1 0 0 X X X X X X 0 1 0 0 1 1 0 0 X X X X X 0 1 1 0 1 0 1 0 0 X X X X 0 1 1 1 0 1 1 1 00 X X X 0 1 1 1 1 1 0 0 1 0 0 X X 0 1 1 1 1 1 1 0 1 1 0 0 X 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0三、实验步骤及内容:(1)74LS148编码器I0~I7是8个输入端,Y1~Y3是3个输出端,EI 是使能输入端,EO是使能输出端,GS是优先标志输出端。

电子科技大学ASIC 多进制译码显示电路实验报告

电子科技大学ASIC 多进制译码显示电路实验报告

电子科技大学通信学院多进制译码显示电路实验报告班级学生__学号实验时间2015年11月25日多进制译码显示电路一、 设计思路概述本设计内容:将二进制信号通过电路进行转换,以二进制、八进制、十六进制和十进制四种方式显示在数码管上 。

输入信号为16bit 二进制数据,2bit 权重选择信号和50MHz 时钟 。

输出信号由8个7位数码管来显示。

实现设计方法:二进制->二进制:直接输出低8位;二进制->八进制:三位二进制构成一位八进制,共六位,高位补零;二进制->十六进制:四位二进制构成一位十六进制,共四位,高位补零;二进制->十进制:从二进制数据中得到十进制的每一位,共五位,高位补零;数码管控制方法:采用共阳数码管,数码管段选方式,数码管的控制,每一个数码管单独与FPGA 连接通过并行总线控制数码管显示。

二、 总体设计框图及详细说明由系统框图可知,使用了流水线技术,分为三段流水线,各段功能如图所示,数据寄存器暂存输入数据、接受时钟信号与复位信号的控制,数据寄存器根据权重信号决定进制数并译成相应的译码显示显示信号,译码显示使用动态数码管显示原理,动态输出各位数字。

各个信号在电路中的作用解释在如下代码中有更详细的注释。

三、模块及其代码设计1、数据寄存器及计数器设计:数据寄存器计数器8进制数据 选择 电路 显示 译码 输出 clk switch[17:0]rstdeccode[3:0] weight[1:0] num[15:0]numreg10[3:0] state[2:0] state[2:0]如上图为数据寄存器的框图,相关代码描述如下:// 计数器及控制电路always @ (posedge clk or negedge rst) beginif (~rst) beginstate <= 3'b000;num <=32'b0;numreg <= 16'b0;numreg10 <= 4'b0000;weight <= 2'b00;endelse if (state == 3'b111) beginstate <= 3'b000;num <= {16'b0, switch[15:0]};numreg <= switch[15:0] / 4'd10;numreg10 <= switch[15:0] % 4'd10;weight <= switch[17:16];endelse beginstate <= state + 3'b001;numreg <= numreg / 4'd10;numreg10 <= numreg % 4'd10;endend2、数据选择电路设计:clk如上图为进制数显示选择的示意图,相关代码如下:// 数据位选择always @ (posedge clk) beginstate1 <= state;case (weight)2'b00: deccode <= num[{2'b00, state}];2'b01: deccode <= {1'b0, num[3*state+2], num[3*state+1], num[3*state]};2'b10: deccode <= {num[4*state+3], num[4*state+2], num[4*state+1], num[4*state]};2'b11: deccode <= numreg10;default: deccode <= 4'b0000;endcaseend3、显示译码电路设计:clkalways @ (posedge clk) begincase (deccode)4'b0000: segcode[state1] <= 7'b1000000; //04'b0001: segcode[state1] <= 7'b1111001;4'b0010: segcode[state1] <= 7'b0100100;4'b0011: segcode[state1] <= 7'b0110000;4'b0100: segcode[state1] <= 7'b0011001;4'b0101: segcode[state1] <= 7'b0010010;4'b0110: segcode[state1] <= 7'b0000011;4'b0111: segcode[state1] <= 7'b1111000;4'b1000: segcode[state1] <= 7'b0000000;4'b1001: segcode[state1] <= 7'b0011000;4'b1010: segcode[state1] <= 7'b0001000;4'b1011: segcode[state1] <= 7'b0000011;4'b1100: segcode[state1] <= 7'b0100111;4'b1101: segcode[state1] <= 7'b0100001;4'b1110: segcode[state1] <= 7'b0000110;4'b1111: segcode[state1] <= 7'b0001110;default: segcode[state1] <= 7'b1111111;endcase四、代码及必要注释module display(switch, hex, clk, rst);input [17:0] switch;input clk;input rst;output [55:0] hex;reg [31:0] num;reg [15:0] numreg;reg [3:0] numreg10;reg [1:0] weight;reg [2:0] state;reg [2:0] state1;reg [2:0] state2;reg [3:0] deccode;reg [6:0] segcode[7:0];assign hex = {segcode[7], segcode[6], segcode[5], segcode[4], segcode[3], segcode[2], segcode[1], segcode[0]};// 计数器及控制电路always @ (posedge clk or negedge rst) beginif (~rst) beginstate <= 3'b000;num <=32'b0;numreg <= 16'b0;numreg10 <= 4'b0000;weight <= 2'b00;end// 计数器及控制电路else if (state == 3'b111) beginstate <= 3'b000;num <= {16'b0, switch[15:0]};numreg <= switch[15:0] / 4'd10;numreg10 <= switch[15:0] % 4'd10;weight <= switch[17:16];endelse beginstate <= state + 3'b001;numreg <= numreg / 4'd10;numreg10 <= numreg % 4'd10;endend// 数据位选择always @ (posedge clk) beginstate1 <= state;case (weight)2'b00: deccode <= num[{2'b00, state}];2'b01: deccode <= {1'b0, num[3*state+2], num[3*state+1], num[3*state]};2'b10: deccode <= {num[4*state+3], num[4*state+2], num[4*state+1],num[4*state]};2'b11: deccode <= numreg10;default: deccode <= 4'b0000;endcaseendalways @ (posedge clk) begincase (deccode)4'b0000: segcode[state1] <= 7'b1000000; //04'b0001: segcode[state1] <= 7'b1111001;4'b0010: segcode[state1] <= 7'b0100100;4'b0011: segcode[state1] <= 7'b0110000;4'b0100: segcode[state1] <= 7'b0011001;4'b0101: segcode[state1] <= 7'b0010010;4'b0110: segcode[state1] <= 7'b0000011;4'b0111: segcode[state1] <= 7'b1111000;4'b1000: segcode[state1] <= 7'b0000000;4'b1001: segcode[state1] <= 7'b0011000;4'b1010: segcode[state1] <= 7'b0001000;4'b1011: segcode[state1] <= 7'b0000011;4'b1100: segcode[state1] <= 7'b0100111;4'b1101: segcode[state1] <= 7'b0100001;4'b1110: segcode[state1] <= 7'b0000110;4'b1111: segcode[state1] <= 7'b0001110;default: segcode[state1] <= 7'b1111111;endcaseendendmodule五、总结及心得体会对于我来说,本次实验碰到了巨大的挑战。

译码显示电路实验报告

译码显示电路实验报告

译码显示电路实验报告译码显示电路实验报告引言:译码显示电路是现代电子设备中常见的一种电路结构,它能够将数字信号转换为可见的字符或数字形式,广泛应用于计算机、电视、手机等设备中。

本实验旨在通过搭建一个简单的译码显示电路,了解其工作原理并验证其功能。

实验材料:1. 译码器:74LS472. 七段数码管:共阳极或共阴极型3. 可调电源4. 连接线5. 电阻:220欧姆实验步骤:1. 连接电路:将译码器和七段数码管连接起来。

根据译码器和数码管的引脚连接图,将它们正确地连接在一起。

2. 连接电源:将可调电源连接到电路中,确保电源的电压和电流适合译码器和数码管的工作要求。

3. 输入信号:通过拨动开关或其他输入设备,输入一个4位二进制数作为译码器的输入信号。

4. 观察显示:观察七段数码管的显示情况,确认其是否正确显示输入的数字。

实验结果:在实验过程中,我们使用了一个共阳极的七段数码管和一个74LS47译码器。

通过连接电路,我们成功地将译码器和数码管连接在一起,并连接了适当的电源。

在输入一个4位二进制数作为译码器的输入信号后,我们观察到七段数码管正确地显示了对应的数字。

讨论:译码显示电路的核心是译码器,它根据输入信号的不同,将其转换为对应的输出信号,以控制七段数码管的显示。

在本实验中,我们使用的74LS47是一种常见的BCD译码器,它能够将4位二进制数转换为七段数码管的控制信号。

在连接电路时,我们需要根据译码器和数码管的引脚连接图来正确连接它们。

特别要注意译码器的极性,确保其正常工作。

此外,电源的电压和电流也需要根据译码器和数码管的工作要求来调整,以避免损坏电路元件。

在实验中,我们可以通过输入不同的二进制数来观察七段数码管的显示情况。

通过对比输入和输出的对应关系,我们可以验证译码显示电路的功能是否正常。

如果出现显示错误或其他异常情况,我们可以检查电路连接是否正确,以及电源是否正常工作。

译码显示电路不仅仅应用于七段数码管,还可以应用于其他类型的显示设备,如液晶显示屏、LED显示屏等。

实验四_计数译码显示

实验四_计数译码显示

实验四 计数、译码、显示综合实验一、实验目的1、熟悉计数、译码、显示电路的工作原理及电路结构;2、了解计数器、译码器和显示器的逻辑功能;3、运用计数器、译码器和显示集成组件进行计数显示。

二、实验原理该实验电路由计数、译码、显示三部分构成。

计数单元是集成电路74LS192,它的引脚排列如图1。

74LS192是由四组触发器按8421BCD 码形式构成的十进制计数器,它具有双时钟输入,可进行加法和减法计数。

此外,还具有异步清零、异步置数和状态保持的功能。

它的功能真值表如表1所示。

译码电路采用集成电路74LS248,它是七段LED 字符显示译码器,其引脚排列如图2所示,输入的BCD 码由A 0、A 1、A 2、A 3输入,然后按字形规则译码后从Y 输出,输出端Y a 、Y b …..Y g 对CR VCC D 0D 1D 2D 3Q 0Q 2Q 1Q 3GNDCP D CP U BO CO LD图1. 74LS192引脚图表1. 74LS192功能表应于图3所示数码字形的a 、b 、……g 段。

本实验选用的显示器为共阴极型七段LED 显示器,七段中的每一段(取名为a 、b 、c 、d 、e 、f 、g )均是一个发光二极管,当显示某一数字,例如显示“4”时,输入端f 、g 、b 、c 必须是高电平使相应字段发光。

74LS248的输入BCD 码与输出译码之间的对应关系如表2所示。

74LS192、74LS248及数码管相应端口的连接关系如图4所示。

在计数状态下,74LS192的输出端Q 3、Q 2、Q 1、Q 0有相应的计数输出传送到译码器74LS248的输入端,经74LS248译码后的输出传送到数码管的对应输入,即可显示输入的计数脉冲数。

图2. 74LS248引脚图图3. 数码管表2. 74LS248的输入BCD 码与输出译码之间的对应关系图4. 74LS192、74LS248及数码管相应端口的连接关系三、实验内容及实验报告要求1、首先根据图4在实验板上将74LS192、74LS248及数码管的相应端口连接好。

译码器及应用实验报告

译码器及应用实验报告

一、实验目的1. 理解译码器的原理及工作方式;2. 掌握译码器在数字电路中的应用;3. 提高动手能力和实验操作技能。

二、实验器材1. 译码器模块;2. 数码管显示器;3. 电源;4. 电阻;5. 连接线;6. 实验平台。

三、实验原理译码器是一种将二进制、十进制或其他进制编码转换成特定信号输出的数字电路。

本实验所采用的译码器为3-8线译码器,具有3个输入端和8个输出端。

当输入端输入不同的编码时,对应的输出端会输出高电平信号,其余输出端为低电平信号。

译码器的工作原理如下:1. 当输入端输入的编码为000时,输出端Y0输出高电平,其余输出端为低电平;2. 当输入端输入的编码为001时,输出端Y1输出高电平,其余输出端为低电平;3. 以此类推,当输入端输入的编码为111时,输出端Y7输出高电平,其余输出端为低电平。

四、实验内容1. 熟悉译码器模块的引脚排列及功能;2. 将译码器模块与数码管显示器连接,搭建实验电路;3. 通过改变译码器输入端的编码,观察数码管显示器的显示结果;4. 分析实验结果,验证译码器的工作原理。

五、实验步骤1. 将译码器模块的引脚与实验平台连接;2. 将数码管显示器的引脚与译码器模块的输出端连接;3. 将电源连接至译码器模块和数码管显示器;4. 打开电源,观察数码管显示器的显示结果;5. 改变译码器输入端的编码,观察数码管显示器的显示结果;6. 记录实验数据,分析实验结果。

六、实验结果与分析1. 当译码器输入端输入编码000时,数码管显示器显示0;2. 当译码器输入端输入编码001时,数码管显示器显示1;3. 当译码器输入端输入编码010时,数码管显示器显示2;4. 当译码器输入端输入编码011时,数码管显示器显示3;5. 当译码器输入端输入编码100时,数码管显示器显示4;6. 当译码器输入端输入编码101时,数码管显示器显示5;7. 当译码器输入端输入编码110时,数码管显示器显示6;8. 当译码器输入端输入编码111时,数码管显示器显示7。

译码器实验报告

译码器实验报告

译码器实验报告
实验目的:掌握和理解译码器的工作原理和使用方法。

实验器材:
1. 译码器(例如74LS138)
2. 逻辑开关
3. 电源
4. 七段数码显示器
5. 连接线
实验原理:
译码器是一种数字电路,用于将输入的二进制信号转换为对应的输出信号。

译码器常用于将计算机的控制信号转换为具体的操作信号,例如将二进制数码转换为七段数码显示器的控制信号。

实验步骤:
1. 将译码器连接到电源上,确保接线正确。

2. 用逻辑开关设置输入信号。

3. 通过连接线将译码器的输出信号连接到七段数码显示器上。

4. 打开电源,观察七段数码显示器上显示的数字是否与输入信号对应。

5. 可以通过改变逻辑开关的状态来改变输入信号,观察七段数码显示器上显示的数字是否随之改变。

实验结果:
通过逻辑开关设置不同的输入信号,观察到七段数码显示器上
显示的数字与输入信号的对应关系,并且随着输入信号的改变而实时改变。

实验结论:
通过译码器的译码作用,可以将输入的二进制信号转换为对应的输出信号,实现数字信号的转换和显示。

译码器的使用大大简化了数字电路的设计和控制。

实验注意事项:
1. 在连接实验电路的过程中,注意正确接线,避免短路和接反等问题。

2. 实验中应当仔细观察七段数码显示器上的数字是否与输入信号对应,以验证译码器的正常工作。

3. 在实验结束后,应及时关闭电源,避免浪费电力和设备损坏的风险。

北京科技大学数电实验三 Quartus II显示译码电路及触发器设计计数器

北京科技大学数电实验三 Quartus II显示译码电路及触发器设计计数器

北京科技大学实验报告学院:高等工程师学院专业:自动化(卓越计划)班级:自E181 姓名:杨威学号: 41818074 实验日期:2020 年5月20日一、实验名称:显示译码电路1、实验内容与要求:(1)测试显示译码器74LS248的基本功能使LTN=0,其余为任意状态,这时数码管各段全部点亮,否则数码管是坏的。

再将BIN/RBON接地,数码管全灭,说明数码管是好的。

D、C、B、A分别接拨档逻辑开关,LTN、RBIN和BIN/RBON分别接逻辑高电平。

在不同输入状态下,将从数码管观察到的字形填入功能表中。

使LTN=1,BIN/RBON接一个发光二极管,在RBIN为1和0的情况,使拨档开关的输出为0000,观察灭零功能。

(2)用74LS154实现16进制显示译码器普通显示译码器能够实现10进制数的译码显示,如果要实现16进制数的译码显示需要自行设计74LS154的引脚分布:功能表:2、实验相关知识与原理:(1)数码显示器LC5011-11就是一种共阴极数码显示器。

它的引脚分布如下图所示,X为共阴极,DP为小数点。

其内部是八段发光二极管的负极连在一起的电路。

当在它的a、b、c、∙∙∙、g、DP加上正向电压时,各段发光二极管就点亮。

共阳极数码显示器则相反。

(2)显示译码器74LS248是BCD码到七段码的显示译码器,它可以直接驱动共阴极数码管。

引脚图:功能表:3、显示译码器74248的基本功能验证:(1)原理图截图(2)实验仿真仿真波形如下显示译码器74248的功能验证表格见下一页4、用74154实现十六进制显示译码器: (1)实验设计设i m 为译码器的对应的O0N-O15N 对应的输出,OA-OG 为对应七段数码管的每一根管的输入,因此根据16进制显示译码器的功能表中OA-OG 与D 、C 、B 、A 之间的关系,写出如下各逻辑表达式:14111356111214152121415147101513457912371301712OA mm m m OB m m m m m m OC m m m m OD m m m m m OE m m m m m m OF m m m m m OG m m m m =⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅(2)设计原理图截图(3)实验仿真仿真波形:仿真结果表:5、实验思考题:74248是4线-七段译码器,输出刚好对应共阴数码管的七段。

译码显示电路

译码显示电路

实验九译码显示实验电路一、实验目的1. 了解集成74LS248各管脚的功能;2. 掌握译码器和数码管显示器的原理和应用。

二、实验仪器与器件数字电路实验箱1个译码驱动器74LS248 1片共阴极数码管LC5011-11 1个三、实验原理74LS248 (74LS48) 是BCD 码到七段码的显示译码器,它可以直接驱动共阴极数码管。

它的管脚图如图1所示。

74LS248 在使用时要注意以下几点:(a) 要求输入数字0~15 时“灭灯输入端”BI 必须开路或保持高电平。

如果不要灭十进制的0,则“动态灭灯输入”RBI 必须开路或为高电平。

(b) 当灭灯输入端BI 接低电平时,不管其它输入为何种电平,所有各段输出均为低电平。

(c) 当“动态灭灯输入端”RBI 和D、C、B、A输入为低电平而“灯测试端”LT为高电平时,所有各段输出均为低电平,并且“动态灭灯输出端”RBO处于低电平。

(d)“灭灯输入/动态灭灯输出端”BI/RBO开路或保持高电平而“灯测试端”LT 为低电平时,所有各段输出均为高电平(若接上显示器,则显示数字8,可以利用这一点检查74LS248 和显示器的好坏)。

(e) BI/RBO 是线与逻辑,既是“灭灯输入端”BI 又是“动态灭灯输出端”RBO。

2. 数码显示器在数字电路中,常用的显示器是数码显示器。

LC5011-11 就是一种共阴极数码数码显示器。

它的管脚排列如图2所示,X为共阴极,DP为小数点。

其内部是八段发光二极管的负极连在一起的电路。

当在它的a、b、c...g、DP 加上正向电压时,各段发光二极管就点亮,例如当a、b 和c 段为高电平,其它各段为低电平时就显示数码“7”。

共阳极数码显示器的阳极是连在一体的,它的工作情况与共阴极数码管是相反的,它的各段加上低电平时,所对应的发光二极管就点亮。

四、实验内容及步骤1、译码显示的实验电路如图3所示,74LS248 的译码输出端接共阴极数码管对应的段。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验四译码显示电路
一、实验目的
1. 掌握中规模集成译码器的逻辑功能和使用方法
2. 熟悉数码管的使用
二、实验仪器及器件
1.器件:74LS48, 74LS194 , 74LS73,74LS00 ,74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门
三、实验预习
1. 复习有关译码显示原理。

2. 根据实验任务,画出所需的实验线路及记录表格。

四、实验原理
1. 数码显示译码器
(1)七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图(一)(a)、(b)为共阴管和共阳管的电路,(c)为两种不同出线形式的引出脚功能图。

(注:实验室实验箱上数码管为共阴四位数码管)
一个LED数码管可用来显示一位0~9十进制数和一个小数点。

小型数码管(寸和寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常约为2~,每个发光二极管的点亮电流在5~10mA。

LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。

(a) 共阴连接(“1”电平驱动) (b) 共阳连接(“0”电平驱动)
(c) 符号及引脚功能
图(一)LED数码管
(2)BCD码七段译码驱动器
此类译码器型号有74LS47(共阳),74LS48(共阴),CC4511(共阴)等,本实
验系采用74LS48 BCD码锁存/七段译码/驱动器。

驱动共阴极LED数码管。

图(二)为74LS48引脚排列。

其中
A0、A1、A2、A3—BCD码输入端
a、b、c、d、e、f、g—译码输出端,输出“1”有效,用来驱动共阴极LED数码管。

LT—灯测试输入端,LT=“0”时,译码输出全为“1”
BI
R=“0”时,不显示多余的零。

R—灭零输入端,BI
BI—作为输入使用时,灭灯输入控制端;作为输出端使用时,灭零输出RBO
/
端。

注:在实验箱上使用了两个4位数码管,对应已经连接好74LS48,如图(四),实验时无需再连线,74LS48只保留引出了A0、A1、A2、A3四个引脚。

在实验箱左上角的P10、P11、P12、P13(P20、P21、P22、P23)代表第一(二)块数码管的BCD 码(即A0、A1、A2、A3端)输入,DIG1~DIG8分别代表8位数码管的位选端。

2.扫描式显示
对多位数字显示采用扫描式显示可以节电,这一点在某些场合很重要。

对于某些系统输出的的数据,应用扫描式译码显示,可使电路大为简化。

利用数码管的余辉效应和人眼的视觉暂留效应,虽然在某一时刻只有一个数码管在显示,但人眼看到的是多个数码管“同时”被点亮的效果。

有些系统,比如计算机,某些A/D转换器,是以这样的形式输出数据的:由选通信号控制多路开关,先后送出(由高位到低位或由低位到高位)一位十进制的BCD码,如图(三)所示。

图中的Ds称为选通信号,并假定系统按先高位后低位的顺序送出数据,当Ds1低电平送出千位数,Ds2低电平送出百位数,……一般Ds的低电平相邻之间有一
定的间隔,选通信号可用节拍发生器产生。

如图(四)所示,为这种系统的译码扫描显示的原理图。

图中各片LED (共阴)的发光段并连接至译码器的相应端,把数据输入的相应端与系统输出端相连,把各位选通端反向后接相应LED 的公共端。

3. 四节拍发生器
扫描显示要求数码管按先后顺序显示。

这就要求如图(三)所示的选通信号。

通常该类型的信号称为节拍信号。

如果使用的数码管是共阳极型,则选通信号是图(三)信号的反相,共阴极则与图(三)信号一致。

如图(五)所示就是这种节拍信号发生器。

Ya Yb Yc Yd Ye Yf Yg
74LS48
a
b
c d e f
g
P10
P13 P12 P11
图中74LS194为移位寄存器。

它具有左移、右移,并行送数、保持及清除等五项功能。

其引脚图如图(六)所示。

其中Cr为清除端,CP为时钟输入端,
S 0、S
1
为状态控制端,D
SR
为右移数据串行输入端,D
SL
为左移数据输入端,D
、D
1

D 2、D
3
位并行数据输入端,QA、QB、QC、QD为数据输出端。

其功能表如表(二)
所示。

节拍发生器工作开始时,必须首先进行清零。

当Cr负脉冲过后QA、QB、QC、
QD全为零。

JK触发器Q=1,因而S
1=S
=1,实现并行送数。

当第一个脉冲的上升沿到达后,置入0111,CP下降沿到达后Q=0,即S
1
=0,
S
=1,实现右移功能。

在CP作用下输出依次为1011,1101,1110,第四个CP 下降沿到达后又使Q=1,实现第二个循环。

Cr S1S0工作状态
0 1 1 1X
1
X
1
置零
保持
右移
左移
五、实验内容
1.使用74LS194,74LS73,74LS48,基础逻辑门和两个四联装的共阴极数码管实现本人学号的显示。

2.使用74LS197,74LS138,74LS48,基础逻辑门和一个八联装的共阴极数码管,实现本人学号的显示。

3.使用其它设计方法,实现本人学号的显示
4.使用2*74LS197串联,产生两位十进制00-59的计数,计数脉冲为1HZ;设计电路,在两联装的共阴极数码管,显示出00-59的秒钟计数。

六,实验设计及结果
1.使用74LS194,74LS73,74LS48,基础逻辑门和两个四联装的共阴极数码
管实现本人学号的显示。

本次实验大体可以分为两部分,第一部分是由四节拍发生器组成,第二部分则由两个74LS48 和两个MPX4-CC-BULE组成,重点在于如何将四位的节拍发生器信号,转化为对应的数字信号
第一个74LS48的真值表如下:
D = 0
C = Q0Q2(3
Q )
1Q
Q
B = 2
A = 1
第二个74LS48的真值表如下:
D = Q0Q1Q23Q C = 0
B = ()3210Q Q Q Q ⊗ A = ()3021Q Q Q Q ⊗
实验结果:
2.使用74LS197,74LS138,74LS48,基础逻辑门和一个八联装的共阴极数码管,实现本人学号的显示。

由于74LS138可以产生八个类似图三的信号
所以我们不需要节拍发生器,只需要把74LS138产生的最小项做与非处理,生成数字信号即
可,
真值表如下:
Y
D = 7 C=
Y
3
1Y
Y
Y
B=
5
2Y
4
A=
Y
7
4Y
实验结果:
3.使用其它设计方法,实现本人学号的显示
在实验一二中分别用节拍发生器和74LS138 实现了图三的信号
因此在这一个实验中,我决定采用74LS197和基本逻辑门来实现,真值表分为两部分,分别是:8421码转节拍信号,和节拍信号转数字信号
C1 = 210Q Q Q
C2 = 210Q Q Q
C3 = 210Q Q Q
C4 = 210Q Q Q
C5 = 210Q Q Q
C6 = 210Q Q Q
C7 = 210Q Q Q
C8 = 210Q Q Q
D = 8C
C = 42C C
B = 653
C C C A = C5C8
实验结果:
5.使用2*74LS197串联,产生两位十进制00-59的计数,计数脉冲为1HZ;设计电路,在两联装的共阴极数码管,显示出00-59的秒钟计数。

因为要产生00-59 个数,很明显一个197最多只能输出十六个数,故需要两个197级联,其中一个代表个位另一个产生十位,分别用与非门控制输出为0-9,和0-5
同时因为只有两位数,只需要MPX2-CC-BLUE即可,因此节拍发生器只需二节拍即可,即Q1通过反向器接74LS73的K端
现在我门再来看真值表:
可以看到,当个位满十的时候十位才进一,而当Q0Q1为01的时候显示为十位Q0Q1为10时显示为个位,故需要两个151根据Q0Q1的不同选择戈薇和十位。

实验结果:
七,实验心得
在做第一个实验时,由于没有看清楚题目,我试图用194级联产生一个八位的节拍发生器,后来直到看到用四联装的晶体管时才放弃了原来的想法。

在前三个试验中没有什么难点,只要熟悉了194,138,197的各种元器件,对着资料文档连就行了,唯一值得注意的是:这三个实验在节拍信号与数字信号的转化之间需要画出真值表,求出表达式。

第四个实验卡得比较久,首先要理清个位与十位和信号Q0Q1之间的关系,才能够想到要用153,其次是四节拍发生器要进行改动,不再是Q3通过反相器接K端,而是Q1,因为我们只需要两个数字,故信号只要01和10即可。

最后,由于是从00-59,故两个197要通过与非门接MR来限制数字范围。

第九周第二个第九周第三个第九周第四个本文件。

相关文档
最新文档