计算机组成原理作业~第四章知识分享
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
(完整版)计算机组成原理作业讲解1_4章答案解析
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？略。
1．2 你学习计算机知识后，准备做哪方面的应用？略。
1．3 试举一个你所熟悉的计算机应用例子。
略。
1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？略。
1．5 计算机硬件系统的主要指标有哪些？答：机器字长、存储容量、运算速度、可配置外设等。
答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。
1．6 什么是机器字长？它对计算机性能有哪些影响？答：指CPU一次能处理的数据位数。
它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。
1．7 什么是存储容量？什么是主存？什么是辅存？答：存储容量指的是存储器可以存放数据的数量（如字节数）。
它包括主存容量和辅存容量。
主存指的是CPU能够通过地址线直接访问的存储器。
如内存等。
辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。
1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。
（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。
（2）计算机中的核心部件，它执行程序中的指令。
它具有加法、测试和控制其他部件的功能。
（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。
（4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。
（5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。
（6）在一个芯片中集成几十万到上百万个晶体管的工艺。
（7）管理计算机中的资源以便程序在其中运行的程序。
（8）将高级语言翻译成机器语言的程序。
（9）将指令从助记符号的形式翻译成二进制码的程序。
（10）计算机硬件与其底层软件的特定连接纽带。
供选择的词或短语：1、汇编器2、嵌入式系统3、中央处理器（CPU）4、编译器5、操作系统6、控制器7、机器指令8、台式机或个人计算机9、主存储器 10、VLSI答：（1）8，（2）3，（3）9，（4）6，（5）2，（6）10，（7）5，（8）4，（9）1，（10）7计算机系统有哪些部分组成？硬件由哪些构成？答：计算机系统硬件系统和软件系统组成。
《计算机组成原理》教程第4章指令系统
4
二 指令的格式
即指令字用二进制代码表示的结构形式
包括 操作码：操作的性质 操作码 地址码：操作数（operand）的存储位置,即参加操作的 operand , 地址码 数据的地址和结果数的地址
操作码域（op） 地址码域（addr）
5
1.操作码 操作码
指令的操作码表示该指令应进行什么性质的操作。 组成操作码字段的位数一般取决于计算机指令系统的 规模。 固定长度操作码：便于译码，扩展性差 . 可变长度操作码：能缩短指令平均长度 操作码的的位数决定了所能表示的操作数,n位操 作码最多表示2n种操作
(2)． 堆栈工作过程 ．
（一）进栈操作 ① 建立堆栈，由指令把栈顶地址送入SP，指针 指向栈顶。 ② 进栈：(A)→Msp, (sp)-1→SP ；Msp:存储 器的栈顶单元 （二）出栈操作 （SP）+1→SP, (Msp)→A
22
五.指令类型
一个较完善的指令系统应当包括: 数据传送类指令： 例）move、load、store等 算术运算类指令： 例）add、sub、mult、div、comp等 移位操作类指令： 例） shl，shr，srl，srr 逻辑运算类指令： 例）and、or、xor、not等 程序控制类指令： 例）jump、branch、jsr、ret、int等 输入输出指令： 例）in、out等 字符串类指令： 例）如alpha中cmpbge、inswh、extbl等 系统控制类指令： 例）push、pop、test等
18
10) *段寻址方式 段寻址方式 Intel 8086 CPU中采用了段寻址方式（基址寻址的特例）。 由16位段寄存器和16位偏移量产生20位物理地址 11)*自动变址寻址 自动变址寻址 指在变址方式中,每经过一次变址运算时,都自动改变变址寄存 器的内容,以后在PDP-11中详讲.
计算机组成原理-第4章_指令系统
7. 段寻址方式(Segment Addressing)
方法：E由段寄存器的内容加上段内偏移地址而形成。
应用：微型机采用段寻址方式，20位物理地址为16位 段地址左移四位加上16位偏移量。
分类：① 段内直接寻址； ② 段内间接寻址； ③ 段间直接寻址； ④ 段间间接寻址；
9 堆栈寻址方式
堆栈：是一组能存入和取出数据的暂时存储单元。
*** 指令字长度
概念 指令字长度（一个指令字包含二进制代码的位数） 机器字长：计算机能直接处理的二进制数据的位数。 单字长指令 半字长指令 双字长指令
多字长指令的优缺点
优点提供足够的地址位来解决访问内存任何单元的寻址问题 ； 缺点必须两次或多次访问内存以取出一整条指令，降低了CPU的运 算速度，又占用了更多的存储空间。
*** 指令系统的发展与性能要求
*** 指令系统的发展
指令：即机器指令，要计算机执行某种操作的命令。
指令划分：微指令、机器指令和宏指令。
简单
复杂
指令系统：一台计算机中所有指令的集合；是表征
计算机性能的重要因素。
系列计算机：基本指令系统相同、基本体系结构相同 的一系列计算机。
*** 对指令系统性能的要求
（2）立即数只能作为源操作数，立即寻址主要用来给寄存 器或存储器赋初值。以A～F开头的数字出现在指令中时，前 面要加0。
（3）速度快（操作数直接在指令中，不需要运行总线周期）
（4）立即数作为指令操作码的一部分与操作码一起放在代 码段区域中。
（5）指令的长度（翻译成机器语言后）较长，灵活性较差。
【例】MOV AX， 10H 执行后（AX）=？ 其中：这是一条字操作指令，源操作数为立即寻址 方式，立即数为0010H，存放在指令的下两个单元。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
4计算机组成原理(第四章)
23
算术逻辑部件ALU
实现Ai+Bi 选择S3~S0=1011 、M=1
Fi=( Ai+Bi )⊕0= Ai+Bi
实现AiBi 选择S3~S0=1110 、M=1
控制信号与选择器输出关系
S3 S2 Xi
S1 S0 Yi
0 0 1 0 0 Ai 0 1 Ai+Bi 0 1 AiBi
1 0 Ai+Bi 1 0 AiBi
■ 2■因逻辑相同,能直接用4位先行进位电路(CLA)生成这些信
号
16
多级先行进位
组内进位信号能同时产生、组间进位信号也能同时产生，由此 可构成多级并行进位逻辑。16位2级先行进位加法器如下图:
17
多级先行进位
二级先行进位的实现思路(16位为例)： 4位一组分成4组，组内实现先行进位，为一级先行进位；其 电路称为成组先行进位电路； 让一级进位链多产生两个辅助函数Gi*和Pi*，并作为高一级 先行进位的输入，该高一级进位为二级先行进位； 组间进位信号C4.C8、C12、C16，根据其逻辑关系式由二级进 位链来产生；（注：一级和二级进位链用同一电路） 再将组间进位信号C4.C8、C12、C16输入一级加法电路，与操 作数一起产生和的输出。
15
多级先行进位
四个组内的最高进位C16.C12、C8、C4可以分别表示为
:C4 = G1* + P1* C0 C8 = G2* + P2* C4 C12 = G3* + P3* C8 C16 = G4* + P4* C12
■ 1■这4组进位结构与前述4位先行进位逻辑完全相同,组 间进位信号只与最低进位C0有依赖关系, 所以能同时 产生
控制参数不同，得到的组合函数也不同，就能实现多种算术和逻 辑运算——ALU。
(完整版)计算机组成原理第4章作业参考答案
第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
计算机组成原理—习题解答(第四章)
第四章题解计算机组成原理习题解答第四章4.2❒4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目的各是什么？对这两个存储层次的管理有何异同点？❒题解:1、设计cache的目的是为了提高存储器的访问速度。
Cache层使得CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以达到主存的容量。
设计虚存的目的是为了提高存储器的容量。
虚拟存储技术使得用户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
2、两个存储层次管理的异同点：两个层次的功能均由系统自动实现，对用户来讲都是透明的。
第四章4.2两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百~几百K 字节左右。
主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道。
一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。
而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。
Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现，对程序员均是透明的。
而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，是透明的。
第四章4.4❒4.4 图4-3中，如果检索寄存器的值为“**** 1011 **** ****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存器中的值又是什么？❒题解：❒屏蔽寄存器的值是：0000 1111 0000 0000;完成检索后匹配寄存器的值为：01000…第四章4.74.7 将数据Cache和指令Cache分开有什么好处？答：将数据Cache和指令Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；2）指令Cache可用ROM实现，以提高指令存取的可靠性；3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
计算机组成原理第四章总结
计算机组成原理第四章一指令系统的发展和性能要求1 计算机指令有微指令，机器指令和宏指令之分。
机器指令又简称指令，每一条指令可以完成一个独立的算术运算和逻辑运算。
一台计算机的所有机器指令的集合称为这台计算机的指令系统。
2 CISC：复杂指令系统计算机；RISC：精简指令系统计算机。
3 一个完善的指令系统应该满足如下四个方面的要求：完备性，有效性，规整性，兼容性。
二指令格式2 组成操作码字段的位数一般取决于计算机指令系统的规模，一般来说，一个包含n位的操作码最多能够表示2n条指令。
4二地址指令格式中，从操作数的物理位置来说可以分为SS，RR，RS型。
5了解典型的指令格式：八位微型机的指令格式；PDP/11系列机指令格式；Pentium指令格式。
三操作数类型了解一般数据类型，Pentium数据类型，Power PC数据类型一般数据类型：地址数据，数值数据，字符数据，逻辑数据。
四指令和数据的寻址方式1 形成操作数或指令地址的方式成为寻址方式，其主要包括指令寻址方式和数据寻址方式。
2 指令寻址方式：顺序寻址方式和跳跃寻址方式，3 操作数的基本寻址方式：隐含寻址，立即寻址，直接寻址，间接寻址，寄存器寻址，寄存去间接寻址，偏移寻址，段寻址方式，堆栈寻址等。
各个寻址方式图示如下：4 寻址方式举例：Pentium寻址方式和Power PC寻址方式。
五典型指令1 指令的分类：数据处理，数据存储，数据传送，程序控制等。
具体有：数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入输出指令，字符串处理指令，特权指令，其他指令。
2 RISC特点选取使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少；只有存取数指令访问存储器，其余指令的操作都在寄存器之间进行。
计算机组成原理第四章答案
计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。
注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。
存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。
2. 计算机中的存储器分为主存储器和辅助存储器两种类型。
主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。
辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。
3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。
其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。
4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。
时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。
5. 指令流水线是一种提高CPU执行效率的技术。
它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。
指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。
6. 高速缓存是一种用于提高CPU访问存储器效率的技术。
它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。
高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。
7. 数据的表示方式包括原码、反码和补码。
原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。
补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理第四章作业答案(终板)
第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理-第4章总结
第四章 存储器ღ4-1存储器：计算机系统中的记忆设备，用来存放程序和数据。
重要性：影响计算机系统的类型，技术组织性能，价格ღ4-2存储器位置：,Re cache =eg.I/O CPU ==cache+CPU gister⎧⎨⎩内存主存储器主存外存 磁盘，通过与进行信息交换内存主存内存主存ღ4-3容量：位/字节/字字长：字所包含的2进制位存储容量：所有字的总和ღ4-4传送单位：主存：Byte/word ，与DB 宽度有关，指每次读入/写入主存的数据位数外存：块，每次传送一个块，块的大小是Byte 的整数倍ღ4-5存储方法：顺序/直接/随机/关联存取 (顺序/直接/随机—按地址 关联—数据(快)速度快，容量小，成本高)顺序存取：访问时间和数据位置有关 eg.磁带直接存取：(半顺序存取) eg.硬盘，寻道位置和时间有关，查找不同扇区时间相等② 存储周期：连续读写所需时间，对存储器连续访问所需最短的时间间隔③ 传送速度：传输率，存储器带宽。
对于主存，单位时间内数据传入/传出主存的位数 位/秒 bps 字节/秒Bps例：DB=8bit ，存储周期250ns ，求主存带宽？主存单元长度和DB 相等是最佳匹配，8*1s/250ns=4*10^6Byte/sღ4-7存储器层次结构追求：大容量，高速度，低成本ღ4-8存储体组成：最小存储单元：存储元，一个二进制位存储单元：若干个存储元构成一个存储单元，有唯一编号：单元地址单元地址：存储器地址，存储单元地址，简称地址存储容量：组成存储器所有存储元的个数。
©存储器：计算机中重要组成部件，作用是存储数据/程序，自从引入了存储器，计算机就开始了自动化。
ღ4-9存储体编制方式：①按字。
②按字节ღ4-10主存技术指标：存储容量，存储速度①存储容量：主存能存放二进制代码的总位数：存储容量=存储单元格数*存储字长也可用字节总数表示：存储容量=存储单元格数*存储字长/8②存储速度：由存取时间和存取周期来表示③存储器带宽：与存取周期密切相关，表示单位时间内存储器存取的信息量。
计算机组成原理 第4章 内存
4.1.3 按内存模块的不同标准分类
1. SDRAM（Synchronous DRAM，同步动 态随机存储器） SDRAM的工作频率与系统总线频率是同 步的，数据信号在每个脉冲的上升沿处传送 出去，其工作原理示意图，如图4-9所示。
图4-9 PC100 SDRAM工作原理示意图
2. DDR SDRAM（Dual Date Rate SDRAM， 双倍速率SDRAM） DDR SDRAM与SDRAM一样，也是与系 统总线时钟同步的。DDR内存采用100MHz 的核心频率，通过两条线路同步传输到I/O缓 存区（I/O Buffers），实现200MHz的数据 传输频率。由于是两路传输，所以可以预读 2bit数据。DDR SDRAM的工作原理示意图， 如图4-10所示。
1. ROM ROM是一种不靠电源保持数据，只能读取， 而不能随意改变内容的内存。ROM常用于存 储不需要经常更新的重要的信息，ROM中的 数据即使断电也不会丢失，例如主板的BIOS。 根据ROM的工作原理，又分为以下3类。 (1) ROM（掩模式只读存储器） (2) PROM（Programmable ROM，可编程 ROM） PROM芯片的外观，如图4-1所示。
4.1.2 按内存的外观分类
目前微机配件的DRAM有两种形式。 1. 双列直插封装内存芯片 DIP芯片一般用于286以下的微机，现在 只有在显示卡、硬盘等配件上才能见到它们， 如图4-5所示。
图4-5 DIP内存芯片
2. 内存条（内存模块） 内存条主要有两种接口类型：SIMM （Single Inline Memory Module，单边接触内 存模组），早期的30线、72线的内存条属于这 种接口类型；DIMM（Dual Inline Memory Module，双边接触内存模组），这种类型接口 的内存条的两边都有引脚。168线的SDRAM、 184线的DDR SDRAM、240线的DDR2 SDRAM内存条属于DIMM接口类型。所谓内存 条线数即是指引脚数。 SDRAM内存条用在Pentium II/III级别的微机 上，称SDRAM，常见容量有32MB、64MB、 128MB和256MB，如图4-6所示。
最新计算机组成原理第4章主存储器
②写工作方式（ WE=0） 写工作周期 tCWR
RAS CAS WE DIN DOUT
高阻态
22
2. 动态存储器（DRAM）（7）
③读一改写工作方式
读-改写周期 tCRMW
RAS
CAS
WE
td
DIN
数据对写允许的建立 时间tsuDIN
CPU必须在这段时 间内输出数据
16
2. 动态存储器（DRAM）（1）
有存储电荷：1 无存储电荷：0
(1) 存储单元和存储器原理
高电平写0，低电平写1
读出选择线 写入选择线
位线 数据线
T3
读出数据线
T1
C
T2
字线
T
Cs
写入数据线
3管存储单元
(读出和写入部分分开)
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路， 相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
10
1. 静态存储器（SRAM）（1）
(1) 存储单元和存储器
位线1
（高电平写0）
T3 T5 T1
字选择线
VDD
VGG
T4
位线2
（高电平写1）
DRAM采用“读出”方式进行再生。而接在单元数据线上的读放是 一个再生放大器。
由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮 流对存储矩阵的每一行所有单元同时进行读出，直到把所有行全部 读出一遍，就完成了对存储器的再生。
19
2. 动态存储器（DRAM）（5）
计算机组成原理(第四章复习)
实现方法：通常使用程序计数器（又称指令指针寄存 器）PC来计数指令的顺序号，依次给出指令在内存中的 地址。
(2) 跳跃寻址方式
指令系统
所谓跳跃: 是指下条指令的地址码不是由程序计数器PC 顺序地给出，而是由本条指令直接给出。
实现方法：通过直接修改程序计数器PC的内容来实 现。PC将及时跟踪新的指令地址。
可解得：
X
(24
M) 26
26
N
指令系统
4.3 指令和数据的寻址方式
有效地址的概念：
操作数或指令实际存放在某个存储单元时，该存储单元的 编号，就是该操作数或指令在存储器中的有效（物理）地址。
指令中的地址码常常为形式地址，需要应用设定的规则， 由形式地址计算出有效地址。
[寻址方式]：形成指令或操作数的存储单元有效地址的方
[解]：设：有单地址指令X条 指令字长16位，地址码6位，∴ 二地址指令可有：24条 已知有二地址指令M条，可用于扩展： (24-M) ∴单地址指令可有： (24-M)×26 已设：有单地址指令X条，可用于扩展： [(24-M)×26-X] ∴零地址指令N条为： [(24-M)×26-X]×26 =N
操作码字段: 表征指令的操作特性与功能；
地址码字段: 又称为操作数字段，通常指定参与操作
的操作数、或操作数的地址。
1 操作码
操作码字段
指令系统
地址码字段
不同的操作码字段编码可用来表示不同的指 令。
操作码字段的位数，一般取决于计算机指令 系统的规模。
显然：n位操作码，可表示2n条不同的指令。
例如，对于定长操作码字段：
L
指令总条数
4 3 16 6 64 9 1612 8.7 4 16 64 16
计算机组成原理第四章作业
按照配奇原则:
C 1 C2 1
C4
1
0
1
按照配偶原则:
C 1= 3 C 2= 3 C 4= 5
5 6 6
7=0 7=1 7=1
C1= 3 C2= 3 C4= 5
5 6 6
7=1 7=0 7=0
1101的汉明码为0111101 1101的汉明码为1010101
C 2= 3
5
6
7=1
7=0
C1= 3 C2= 3 C4= 5
5 6 6
7=0 7=1 7=1
C4= 5
6
Hale Waihona Puke 7=01100的汉明码为1010100 1100的汉明码为0111100
4.17 写出1100、1101、1110、1111对应的汉明码 解： ∵ n = 4 根据 2k ≥ n + k + 1 取k=3 二进制序号 1 2 3 4 5 6 7
…
4K ×8位 RAM
…
4K ×8位 RAM
…
… …
…
… …
(4) CPU 与存储器的连接图 ---2片2K*8
+5V
A15 A14 A13 A12
MREQ
G1 G2A G2B C B A
Y3
Y2
Y1
请自己补充
Y0
&
&
A11
10
1 … …
4K ×8位 RAM
… …
2K ×8位 ROM
A0
…
4K ×8位 RAM
选择两片：2K*8位芯片或者4K*4位芯片
当存在两种选择时，建议扩展数据线，而不是 扩展地址线，原因是处理简单!
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题1、以下四种类型指令中，执行时间最长的是__C__。
A. RR型B. RS型C. SS型D.程序控制指令2、Intel80486是32位微处理器，Pentium是__D__位微处理器。
Ａ．16 Ｂ．32 Ｃ．48 Ｄ．643、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为___A__。
A. EA=(X)+DB. EA=(X)+(D)C.EA=((X)+D)D. EA=((X)+(D))4、在指令的地址字段中，直接指出操作数本身的寻址方式，称为__B___。
A. 隐含寻址B. 立即寻址C. 寄存器寻址D. 直接寻址5、变址寻址方式中，操作数的有效地址等于__C__。
A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）6、. Pentium-3是一种__A_。
A.64位处理器B.16位处理器C.准16位处理器D.32位处理器7、用某个寄存器中操作数的寻址方式称为__C__寻址。
A 直接B 间接C 寄存器直接D 寄存器间接8、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是_B_。
A. 64KB.32KC. 64KBD. 32KB9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是__C__。
A 4MB B 2MBC 2MD 1M10、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用__C__。
A 堆栈寻址方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式11、寄存器间接寻址方式中，操作数处在__D__。
A.通用寄存器B.程序计数器C.堆栈D.主存单元12、描述汇编语言特性的概念中，有错误的句子是__C__。
A. 对程序员的训练要求来说，需要硬件知识B. 汇编语言对机器的依赖性高C. 用汇编语言编制程序的难度比高级语言小D. 汇编语言编写的程序执行速度比高级语言快13、下面描述RISC机器基本概念中，正确的表述是_B___A.RISC机器不一定是流水CPUB.RISC机器一定是流水CPUC.RISC机器有复杂的指令系统D.其CPU配备很少的通用寄存器14、微程序控制器中，机器指令与微指令的关系是__B__。
A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成15、指令周期是指__C__。
A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间16、某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是___B__。
A 16MB B 2MC 8MBD 16M17、程序控制类指令的功能是__D___。
A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I / O设备之间的数据传送D 改变程序执行顺序18、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用__A__来规定。
A 主存中读取一个指令字的最短时间B 主存中读取一个数据字的最长时间C 主存中写入一个数据字的平均时间D 主存中读取一个数据字的平均时间19、二地址指令中，操作数的物理位置不可能安排在__A__。
A. 栈顶和次栈顶B. 两个主存单元C. 一个主存和一个寄存器D. 两个寄存器20、堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： BA. （Msp）→A，（SP）+1→SPB. （SP）+1→SP，（Msp）→AC. （SP）－1→SP，（Msp）→AD. （Msp）→A，（SP）－1→SP21、指令寄存器的作用是__B___。
A. 保存当前指令的地址B. 保存当前正在执行的指令C. 保存下一条指令D. 保存上一条指令22、在下述指令中，___C__指令包含的周期数最多。
A. RR型B. RS型C. SS型D. 零地址指令23、某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是__C__。
A 1MB 512KBC 256KD 256KB24、变址寻址方式中，操作数的有效地址等于__C__。
A．基值寄存器内容加上形式地址 B．堆栈指示器内容加上形式地址C．变址寄存器内容加上形式地址 D．程序计数器内容加上形式地址25、指令系统采用不同寻址方式的目的是__B__。
A 实现存贮程序和程序控制；B 缩短指令长度，扩大寻址空间，提高编程灵活性；。
C 可直接访问外存；D 提供扩展操作码的可能并降低指令译码的难度；26、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现___D_。
A 堆栈寻址B 程序的条件转移C 程序的无条件转移D 程序的条件转移或无条件转移27、某计算机字长16位，它的存储容量是64MB,若按双字编址，那么它的寻址范围是__D_。
A. 4MB. 2MC. 64MD. 32M28、二地址指令中，操作数的物理位置可安排在_B、C、D_。
A. 栈顶和次栈顶B. 两个主存单元C. 一个主存单元和一个存储器D. 两个寄存器29、微程序控制器中，机器指令与微指令的关系是__B__。
A 每一条机器指令由一条微指令来执行；B 每一条机器指令由一段用微指令编成的微程序来解释执行；C 一段机器指令组成的程序可由一条微指令来执行；D 一条微指令由若干条机器指令组成；30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用___C__。
A. 堆栈寻址方式B. 立即寻址方式C. 隐含寻址方式D. 间接寻址方式31、二地址指令中,操作数的物理位置不可能采取的结构是__D__。
A. 寄存器—寄存器B. 寄存器—存储器C. 存储器—存储器D. 寄存器—锁存器32、零地址运算指令在指令格式中不给出操作数地址，因此它的操作数可以来自__B__。
A．立即数和栈顶 B. 栈顶和次栈顶C. 暂存器和栈顶D. 寄存器和内存单元33、寄存器间接寻址方式中，操作数处在__B___。
A. 通用寄存器Ｂ. 主存单元Ｃ. 程序计数器Ｄ. 堆栈34、__D__用于保存当前正在执行的一条指令。
A. 缓冲寄存器B. 地址寄存器C. 程序计数器D. 指令寄存器35、某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是__B__。
A.64KB.32KC.64KBD.32KB36、用于对某个寄存器中操作数的寻址方式称为___C__寻址。
A.直接B.间接C.寄存器直接D.寄存器间接37、某计算机字长32位，其存储容量为32MB，若按字编址，那么它的寻址范围是__C__。
A. 8MBB. 16MC. 8MD.32M38、二地址指令中，操作数的物理位置不会安排在___C__。
A. 两个主存单元B. 一个主存单元和一个寄存器C. 相联存储器D. 两个寄存器39、某计算机字长32位，其存储容量为8MB，若按字编址，它的寻址范围是__D___。
A. 1MB. 4MBC.4MD. 2MB40、寄存器直接寻址方式中，寄存器中所存的是__A___。
A. 操作数B. 存放操作数的主存单元的地址C. 存放操作数的寄存器的编号D. 存放操作数的主存单元地址的地址41、指令的寻址方式采用跳跃寻址方式时，可实现__D___。
A. 堆栈寻址B. 程序的条件转移C. 程序的无条件转移D. 程序的条件转移或无条件转移42、下面描述RISC指令系统中基本概念不正确的句子是___C___。
A.选取使用频率高的一些简单指令，指令条数少B.指令长度固定C.指令格式种类多，寻址方式种类多D.只有取数/存数指令访问存储器43、指令系统中采用不同寻址方式的目的主要是__D___。
A.可直接访问外存B.提供扩展操作码并降低指令译码难度C.实现存储程序和程序控制D.缩短指令长度，扩大寻址空间，提高编程灵活性44、指令周期是指__B___。
A.CPU执行一条指令的时间B.从主存取出一条指令加上执行这条指令的时间C.时钟周期时间D.CPU从主存取出一条指令的时间45、某计算机字长32位，存储容量是8MB，若按双字编址，那么它的寻址范围是__C___。
A.256KB. 512KC. 1MD. 2M46、以下四种类型指令中，执行时间最长的是___B___。
A. RR型指令B. RS型指令C. SS型指令D. 程序控制指令47、为了缩短指令中某个地址段的位数，有效的方法是采取 C 。
A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址48、基址寻址方式中，操作数的有效地址是__A____。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
49、直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是__C____。
A．直接、立即、间接；B．直接、间接、立即；C．立即、直接、间接；D．立即、间接、直接。
50寻址便于处理数组问题。
A．间接寻址；B．变址寻址；C．相对寻址。
二、填空题1、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.程序控制类_类指令，这类指令在指令格式中所表示的地址不是B._操作数__的地址，而是C._下一条指令__的地址。
2、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A. 寄存器—寄存器型、 B.寄存器—存储器型。
3、RISC的中文含义是A.精简指令系统计算机,CISC的中文含义是B.复杂指令系统计算机__。
4、指令寻址的基本方式有两种，A.__ 顺序寻址____方式和B.__跳跃寻址____方式。
5、RISC机器一定是A.__流水__CPU,但后者不一定是RISC机器,奔腾机属于B._CISC__机器。
6、指令格式是指令用A. 二进制代码_表示的结构形式,通常格式中由操作码字段和B.地址码字段组成。
7、形成指令地址的方式，称为A._指令寻址__方式，有B. __顺序寻址和C. _跳跃寻址。
8、堆栈是一种特殊的数据寻址方式，它采用A._先进后出_原理。
按结构不同，分为B._寄存器_堆栈和C._存储器__堆栈。
9、RISC指令系统的最大特点是：A. 指令条数少、B.指令长度固定、C.指令格式和寻址方式种类少。
只有取数/ 存数指令访问存储器。
10、不同机器有不同的A._指令系统_，RISC指令系统是B.CISC_指令系统的改进。