中央处理器(教案)

第五章中央处理器（教案）

a)学习目的与要求

学习目的：了解掌握计算机中央处理器的组成原理与控制方式

学习要求：了解CPU的总体结构，掌握指令的执行过程，时序产生器的工作与控制原理，微程序控制技术，各种控制器的结构和工作原理。

本章主要内容：

✧CPU的总体结构

✧指令的执行与时序产生器

✧微程序设计技术和微程序控制器

✧硬布线控制器与门阵列控制器

✧CPU的新技术

b)应掌握的知识点

i. CPU的总体结构

CPU由控制器和运算器两个主要部件组成。控制器负责协调和指挥整个计算机系统的操作，控制计算机的各个部件执行程序的指令序列。由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器等组成；运算器接受控制器的命令并负责完成对操作数据的加工处理任务，由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态标志寄存器组成。

CPU主要完成以下几方面的功能：（１）控制指令执行顺序；（２）控制指令操作；（３）控制操作时间；（４）执行算术、逻辑运算。

CPU中完成取指令和执行指令全过程的部件是操作控制器，其主要功能是根据指令操作码和时序信号的要求，产生各种操作控制信号，以便正确地建立数据通路。

操作控制器有组合．逻辑控制器和微程序控制器两种，二者和差别是它们中的“控制信号形成部件”不同，反映了不同的设计原理和方法。根据设计方法不同可分为：①硬布线控制器；②微程序控制器；③门阵列控制器。

CPU中除了操作控制器外，还必须有时序产生器。时序产生器是对各种操作实施时间上的严格控制的部件。

CPU的组成如图5.1所示。

算术逻辑单元

CPU

c c c

ALU

取指

控制

执行

控制

时钟

状态反馈操作控制器

时序产生器

状态条件寄存器

累加器

c

AC

指令

译码器

程序

计数器PC

c c 指令寄存器

c

IR

c

地址寄存器AR

缓冲

寄存器

DR

存储器

输入/

输出

数据总线

DBUS

地址总线

ABUS

图5.1 CPU主要组成部分逻辑结构图

ii. 指令的执行与时序产生器

1.指令周期

程序运行的过程是逐条执行指令的过程，而一条指令的执行又分为取指令、取操作数和执行指令等时间段，这些时间段在计算机中称为周期。

取出指令并执行该指令所需的时间称为指令周期。如图5.2所示。

1.取指令 1.取操作数

2.指令译码 2.完成操作

3.PC+! 3.结果回写

4.送操作数地址 4.AC送存储器

图5.2 指令周期、取指周期、执行周期和微操作

指令周期常常用若干个CPU周期数来表示。由于CPU内部的操作速度较快，而CPU 访问一次主存储器所花的时间比较长，故通常是用主存储器中读取一个指令字的最短时间来规定CPU周期。CPU周期也称为机器周期。这就是说，一条指令的取出阶段，简称取指，需要一个CPU周期时间。而一个CPU周期又包含有若干个时钟周期，时钟周期通常又称为节拍脉冲或T周期，是处理操作的最基本时间单位，它由机器的主频决定。一个CPU周期的时间宽度就由若干个时钟周期的总和决定。

几种典型指令的指令周期：

（１）非访问内存的指令(如CLA)需要两个CPU周期。如图5.3所示。其中，取指令阶段需要一个CPU周期，执行指令阶段需要一个CPU周期。在第一个CPU周期，从内存

取出指令并译码以确定执行何种操作；在第二个CPU 周期，完成指令所要求的操作。

（２）直接访问主存储器的指令(如ADD)的指令周期由三个CPU 周期组成。如图5.4所示。第一个 CPU 周期为取指令阶段，执行指令阶段由两个CPU 周期组成：在第二个 CPU 周期中将操作数的地址送往地址寄存器并完成地址译码，而在第三个CPU 周期中从内存取出操作数并执行相加的操作。

（３）间接访问主存储器指令 (如STA I 31)”的指令周期由4个CPU 周期组成，如图5.5所示。其中，第一个CPU 周期仍然是取指令阶段，指令执行阶段三个CPU 周期组成：第一个CPU 周期中，把指令寄存器中地址码部分的形式地址(31)装到地址寄存器中；第二个CPU 周期中，完成从内存取出操作数地址，并放入地址寄存器中；第三个CPU 周期中，累加器的内容传送到缓冲寄存器，然后再存入所选定的存储单元(40)中。

（４）程序控制指令（如JMP 21）既可采用直接寻址方式，也可采用间接寻址方式。这里以直接寻址方式为例，采用直接寻址方式的JMP 指令周期由两个CPU 周期组成，如图5.6所示。第一个CPU 周期仍是取指令阶段，取出指令并放入指令寄存器；第二个CPU 周期为执行阶段，把指令寄存器中的地址码部分21送到程序计数器中，从而改变了程序原先的执行顺序。

2. 时序产生器

时序信号产生器是产生指令周期控制时序信号的部件，CPU 开始取指令并执行指令时，操作控制器利用时序产生器产生的定时脉冲的顺序和不同的脉冲间隔，有条理、有节奏地指挥机器各个部件按规定时间动作，提供计算机各部分工作时的时间标志。

在组合逻辑控制器中，时序信号往往采用主状态周期–节拍电位–节拍脉冲制。主状态周期包含若干个节拍电位，是最大的时间单位，主状态周期可以用一个触发器的状态持续时间

图5.3 非访问内存指令的指令周期

图 5.4 直接访问内存指令的指令周

取指令阶段 执行指令阶段

图5.5 间接访问内存指令的指令周期期 图5.6 转移控制指令的指令周期