嵌入式4412开发硬件平台之基础介绍

本文转自4412开发板实战书籍：硬件介绍嵌入式系统的硬件除了核心部件——嵌入式处理器外，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。

其中，存储器是嵌入式系统存放数据和程序的功能部件，而外围设备决定了应用于不同领域的嵌入式系统的独特功能。

嵌入式处理器是嵌入式系统中硬件的核心组成部分，但是若没有存储器和I/O设备，它就无法具有各种实用的功能。

嵌入式处理器通常集成了大量的I/O模块单元(如中断控制器和通信控制器等)和存储器(Flash和RAM等)。

当嵌入式处理器上集成的存储器单元和I/O 单元不够时，可以通过扩充组成强大的嵌入式硬件系统。

嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元电路、通信模块、外部设备等必要的辅助接口组成的，如下图所示。

在实际应用中，嵌入式系统硬件配置可能非常精简，除了微处理器和基本的外围电路以外，其余的电路可以根据需要和成本进行裁剪、定制。

在嵌入式系统中使用的存储器可以是内部存储器，也可以是外部存储器。

通常处理器的内部存储器是非常有限的。

对于小型应用，如果这些存储器够用，就不必使用外部存储器；否则，就必须进行扩展，使用外部存储设备。

与通用计算机把应用软件和操作系统放在外存的工作方式不同，嵌入式系统的软件通常直接存放在内存(如Flash)中，上电之后可以立刻运行；当然，也有的嵌入式系统的软件从外存启动、装载并运行。

无论如何，需要考虑嵌入式系统的软件的固化问题，而这一问题在通用计算机(如PC机)上开发软件是不需要考虑的。

此外，考虑存储器系统时，还需要考虑嵌入式系统软件的引导问题。

嵌入式处理器工作时必须有附属电路支持，如时钟电路、复位电路、调试电路、监视定时器、中断控制电路等，这些电路并不完成数据的输入/输出功能，而是为嵌入式处理器的工作提供必要的条件。

在设计嵌入式系统的硬件电路时，常常将它们与嵌入式处理器设计成一个模块，形成处理器最小系统。

嵌入式处理器在功能上有别于通用处理器，其区别在于嵌入式处理器上集成了大量的I/O电路。

因此，用户在开发嵌入式系统时，可以根据系统需求选择合适的嵌入式处理器，而无需再另外配合I/O电路。

随着半导体技术的发展，嵌入式处理器的集成度不断提高，许多嵌入式处理器上集成的I/O功能完全满足应用的需求，基本无需扩展。

嵌入式系统的I/O 接口电路主要完成嵌入式处理器与外部设备之间的交互和数据通信。

这些电路包括网络接口、串行接口、模/数转换和数/模转换接口、人机交互接口等。

应用于不同行业的嵌入式系统，其接口功能和数量有很大的差异。

在设计I/O接口电路时，一般把这部分作为I/O子系统进行统一的设计，这样既可以综合考虑优化电路，又便于设计成果的重复使用。

处理器和ARM处理器中央微处理器，简称CPU，它是计算机中最重要的一个部分，它决定嵌入式系统的主要功能特性。

CPU又由运算器和控制器两大部分组成。

所谓寄存器（register），是CPU内部用来存放数据的一些小型存储区域，用于暂时存放参与运算的数据和运算结果。

外部设备也有寄存器，是一种存储单元，其物理结构跟内存单元不一样，但作用跟内存单元一样，都能保存信息。

在设计时，给外部设备的每个寄存器都分配一个地址，CPU可以根据地址访问某个寄存器，则该寄存器发生相应的动作：或接收数据总线上的数据（对应于写操作），或把自己的数据送到数据总线上（对应于读操作）。

当CPU访问某个寄存器时，同一个外设的其他寄存器和其他外设的寄存器由于没有CPU的指令不会发生动作。

嵌入式处理器通常包括几个部分：处理器内核、地址总线、数据总线、控制总线、片上I/O接口电路及辅助电路（如时钟、复位电路等）。

下面简单介绍一下ARM处理器的历史和发展。

1991年ARM公司（Advanced RISC Machine Limited）成立于英国剑桥，最早由Arcon、Apple和VLSI合资成立，主要出售芯片设计技术的授权，在1985年4月26 日，第一个ARM 原型在英国剑桥的Acorn 计算机有限公司诞生（在美国VLSI 公司制造）。

目前，ARM 架构处理器已在高性能、低功耗、低成本的嵌入式应用领域中占据了领先地位。

ARM 公司最初只有12 人，经过十多年的发展，ARM 公司已拥有近千名员工，在许多国家都设立了分公司，包括ARM 公司在中国上海的分公司。

目前，采用ARM 技术知识产权（IP）核的微处理器，即我们通常所说的ARM 微处理器，已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，基于ARM 技术的微处理器应用约占据了32 位RISC 微处理器80%以上的市场份额，其中，在手机市场，ARM 占有绝对的垄断地位。

可以说，ARM技术正在逐步渗入到人们生活中的各个方面，而且随着32 位CPU价格的不断下降和开发环境的不断成熟，ARM技术会应用得越来越广泛。

ARM公司是专门从事基于RISC技术芯片设计开发的公司，作为嵌入式RISC处理器的知识产权IP供应商，公司本身并不直接从事芯片生产，而是靠转让设计许可由合作公司生产各具特色的芯片，世界各大半导体生产商从ARM 公司购买其设计的ARM 微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的ARM 微处理器芯片进入市场，利用这种合伙关系，ARM很快成为许多全球性RISC标准的缔造者。

目前，全世界有几十家大的半导体公司都使用ARM公司的授权，其中包括Intel、IBM、Samsung、LG 半导体、NEC、SONY、PHILIP 等公司，这也使得ARM 技术获得更多的第三方工具、制造、软件的支持，又使整个系统成本降低，使产品更容易进入市场并被消费者所接受，更具有竞争力。

存储设备嵌入式系统的存储器子系统与通用计算机的存储器子系统的功能并无明显的区别，这决定了嵌入式系统的存储器子系统的设计指标和方法也可以采用通用计算机的方法，尤其是嵌入通用计算机的大型嵌入式系统更是如此。

存储器子系统设计的首要目标是使存储器在工作速度上很好地与处理器匹配，并满足各种存取需要。

因此，体系结构的特性能够提高存储系统的速度和容量。

随着微电子技术的发展，微处理器的工作速度有了很大的提高。

而微处理器时钟频率提高比内存速度提高要快，以至于内存速度远远落后于CPU速度。

如果大量使用高速存储器，使它们在速度上与处理器相吻合，就能够简便地解决问题。

但是，这种方法受到经济上的限制。

因为随着存储器芯片速度的提高，其价格急剧上升，使系统成本十分昂贵。

在实际的计算机系统中，总是采用分级的方法来设计整个存储器系统。

如下图所示为这种分级存储系统的组织结构示意图，它把全部存储系统分为四级，即寄存器组、高速缓存、内存和外存。

它们在存取速度上依次递减，而在存储容量上逐级递增。

寄存器组是最高一级的存储器。

在计算机设备中，寄存器组一般是微处理器内含的，如上一章介绍的ARM处理器中有37个寄存器。

有些待使用的数据或者运算的中间结果可以暂存在这些寄存器中。

微处理器在对本芯片内的寄存器读/写时，速度很快，一般在一个时钟周期内完成。

从总体上说，设置一系列寄存器是为了尽可能减少微处理器直接从外部取数的次数。

但是，由于寄存器组是制作在微处理器内部的，受芯片面积和集成度的限制，因此寄存器的数量不可能做得很多。

第二级存储器是高速缓冲存储器(Cache)。

高速缓存是一种小型、快速的存储器，其存取速度足以与微处理器相匹配。

高速缓存能够保存部分内存的内容的拷贝，如果正确使用，它能够减少内存平均访问时间。

第三级是内存。

运行的程序和数据都放在内存中。

由于微处理器的寻址大部分在高速缓存上，因此内存可以采用速度稍慢的存储器芯片，对系统性能的影响不会太大，同时又降低了成本。

内存除主要使用RAM外，还要使用一定量的ROM。

这些ROM主要用来解决系统初始化的一系列操作，如设备检测、接口电路初始化、启动操作系统等。

一般情况下，ROM的存取时间比较长，对ROM的每次读/写要增添3～4个等待周期。

但这种少量慢速存储器只在开机时运行，对系统性能影响不大。

最低一级存储器是大容量的外存。

这种外存容量大，但是在存取速度上比内存要慢得多。

目前嵌入式系统中常用闪存作为大容量硬盘存储各种程序和数据。

上述四级存储器系统并不是每个嵌入式系统所必须具备的，应当根据系统的性能要求和处理器的功能来确定。

例如，在8位处理器上，主要考虑内存的时间，而高速缓存极少被采用。

对于16位和32位微处理器组成的系统，随着性能的提高，存储系统变得更为复杂，一般都包含了全部四级存储器。

总线一个处理器系统可能使用多条总线来连接设备。

高速设备可以连到高速总线上，而低速设备连到低速总线上，通过一个被称为桥的逻辑电路使得总线可以互连。

使用这样的总线配置主要考虑到以下几个原因：(1) 高速总线通常提供较宽的数据连接。

(2) 高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便宜的总线来降低低速设备成本。

(3) 桥允许总线独立操作，因此可以在I/O操作中提供并行性。

在高速总线和低速总线之间的总线桥是高速总线的受控器，是低速总线的主控器。

桥从高速总线上获取指令并将其传到低速总线，将结果从低速总线传到高速总线上。

嵌入式最常用的有四大总线有I2C总线、SPI总线、CAN总线、USB总线。

I2C总线IIC总线，是INTER-IC串行总线的缩写。

INTER-IC原文大意是用于相互作用的集成电路，这种集成电路主要由双向串行时钟线SCL和双向串行数据线SDA两条线路组成，由荷兰菲利浦公司于80年代研制开发成功。

IIC总线在传送数据时其速率可达100kbps，最高速率时可达400kbps，总线上允许连接的设备数主要决定于总线上的电容量，一般设定为400pF以下。

I2C总线主要在微处理器的控制之下，因此通常称微处理器是I2C总线的主机。

习惯上总称受控设备及功能电路为I2C总线的从机。

这种主机与从机之间的连接通常是在总线的输出端，而输出端的电路结构为IIC总线的从机。

这种主机与从机之间的连接通常是在总线的输出端，而输出端的电路结构又总是开漏输出或集电极开路输出。

通常数据传送要由主机发出启动信号和时钟信号，向所控从机发出一个地址、一个读写位和一个应答位，其中地址位为7位数据，在实际控制中，一般一次只能传送一个8位数据，并以一个停止位结束。

在实际应用中，往往被传送的数据位数会超过8位，也就是说总会有多字节传送，这时必须在传送数据地址结束后再传送一个副地址。

因此，被传送的字节没有限制，但每一个字节后面必须有一位应答位。

应答位通常被设定在低电平，当应答位处于高电平时，指示被传送的数据已结束。

在I2C总线的控制系统中，有时从机也可以是多台微处理器，在多台微机同时工作时，它们对总线的控制也由相似于时钟的同步方式进行仲裁，也就是说时钟的同步与仲裁过程是同时进行的，不存在因是主机而有优先权次序。