数电第三章逻辑门电路PPT课件
合集下载
《逻辑门电路 》课件
能：输入全为1时输出 为0，其他情况输出为1
符号表示：通常用"NAND"表 示
真值表：列出所有输入和输出 组合的真值表
应用：常用于实现逻辑运算， 如与、或、非等
逻辑功能：输入全为1时输出为0，其他情况输出为1 符号表示：输入端A、B，输出端Y 真值表：列出所有输入输出组合及其对应的输出值 应用：用于实现逻辑运算、控制电路等
实现逻辑运算：与、或、非等 基本逻辑运算
控制信号：控制电路的通断、 开关等
数据处理：处理二进制数据， 实现数据传输、存储等
构建复杂电路：通过组合逻辑 门电路，构建更复杂的电路系 统
PART THREE
功能：实现逻辑与 运算
输入：两个输入信 号
输出：一个输出信 号
真值表：当两个输 入信号均为1时， 输出为1；否则输 出为0。
低功耗技术的挑 战与机遇
低功耗技术的未 来展望
人工智能：逻辑门电路是实现人工智能的关键技术之一，未来将在智能机器人、智能语音识别等领域发挥重要作 用。
物联网：逻辑门电路是实现物联网的关键技术之一，未来将在智能家居、智能交通等领域发挥重要作用。
量子计算：逻辑门电路是实现量子计算的关键技术之一，未来将在量子通信、量子加密等领域发挥重要作用。
生物科技：逻辑门电路是实现生物科技的关键技术之一，未来将在基因编辑、生物制药等领域发挥重要作用。
汇报人：
小型化趋势：随着半导 体技术的发展，逻辑门 电路的尺寸越来越小， 提高了集成度和性能
技术挑战：如何实现 更高集成度和更小尺 寸的逻辑门电路，同 时保证性能和可靠性
应用前景：随着物联 网、人工智能等新兴 技术的发展，逻辑门 电路的集成化和小型 化将更加重要。
低功耗技术在逻 辑门电路中的应 用
符号表示：通常用"NAND"表 示
真值表：列出所有输入和输出 组合的真值表
应用：常用于实现逻辑运算， 如与、或、非等
逻辑功能：输入全为1时输出为0，其他情况输出为1 符号表示：输入端A、B，输出端Y 真值表：列出所有输入输出组合及其对应的输出值 应用：用于实现逻辑运算、控制电路等
实现逻辑运算：与、或、非等 基本逻辑运算
控制信号：控制电路的通断、 开关等
数据处理：处理二进制数据， 实现数据传输、存储等
构建复杂电路：通过组合逻辑 门电路，构建更复杂的电路系 统
PART THREE
功能：实现逻辑与 运算
输入：两个输入信 号
输出：一个输出信 号
真值表：当两个输 入信号均为1时， 输出为1；否则输 出为0。
低功耗技术的挑 战与机遇
低功耗技术的未 来展望
人工智能：逻辑门电路是实现人工智能的关键技术之一，未来将在智能机器人、智能语音识别等领域发挥重要作 用。
物联网：逻辑门电路是实现物联网的关键技术之一，未来将在智能家居、智能交通等领域发挥重要作用。
量子计算：逻辑门电路是实现量子计算的关键技术之一，未来将在量子通信、量子加密等领域发挥重要作用。
生物科技：逻辑门电路是实现生物科技的关键技术之一，未来将在基因编辑、生物制药等领域发挥重要作用。
汇报人：
小型化趋势：随着半导 体技术的发展，逻辑门 电路的尺寸越来越小， 提高了集成度和性能
技术挑战：如何实现 更高集成度和更小尺 寸的逻辑门电路，同 时保证性能和可靠性
应用前景：随着物联 网、人工智能等新兴 技术的发展，逻辑门 电路的集成化和小型 化将更加重要。
低功耗技术在逻 辑门电路中的应 用
《数电逻辑门电路》PPT课件
1输入 vI2
01输输入出
噪声容限定义示意图
VNL * 18
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
门电路的传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC
当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起 输出低电压VOL的升高。保证输出为低电平，并且不超过输出 低电平的上限值。
N OL
I OL ( 驱 动 门) I IL (负 载 门)
IOL ：驱动门的输出端为低电平电流
IIL ：负载门输入端电流
一般情况下
NOH NOL
取两者中的较小者！
*
35
接口电压示意图
负载器件所要求的输入电压
1 vO
vI 1
驱动门
负载门
vO
VOH (min)
vI
VIH (min)
VIL (max) VOL(max )
VOH(min)
≥ VIH(min)
VOL(max) ≤ VIL(max)
*
36
接口电流示意图
对负载器件提供足够大的拉电流和灌电流
11
灌电流 IOL(max) ≥
A
CS
B
…… CS
总线
要求：同一时刻，只允许一个部件的 数据进入总线，其它应与总线断路。
方法：分时控制各个门的CS端，使相 应的TSL门的CS =1，其它TSL门的 CS =0。
TSL门既可线与，又保持了
&
TTL与非门的推拉式输出级→ 带负载能力和工作速度均↑
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数电-第三章逻辑门电路
典型时序逻辑电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
数字电子技术基础(数字电路)第三章逻辑门电路 ppt课件
• “不怕太阳晒，也不怕那风雨狂，只怕先生骂我 笨，没有学问无颜见爹娘 ……”
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
《逻辑门电路》课件
与非门（NAND Gate）
与门的输出信号取反。
逻辑门的符号和真值表
符号
每种逻辑门都有其独特的图形符号，用以表示其 功能。
真值表
每个逻辑门都有其对应的真值表，用于描述其输 入输出逻辑关系。
逻辑门的输入输出值
逻辑门 非门 与门 或门 与非门
输入值 0/1 00/01/10/11 00/01/10/11 00/01/10/11
解码器（Decoder）
将较少数量的输入信号解码成较多数量的输出信 号。
时序逻辑电路1来自触发器（Flip-Flops）
用于存储和控制逻辑门电路的状态和信号。
2
寄存器（Registers）
用于存储和传输多个二进制位的信息。
3
计数器（Counters）
用于计数和控制逻辑电路的运行。
状态图和状态表
状态图
逻辑门电路
逻辑门电路是数字电子学中的重要概念。它由不同类型的逻辑门组成，用于 处理和操作数字信号。本课件将介绍逻辑门的基本知识和应用。
逻辑门的类型
非门（NOT Gate）
将输入信号取反，输出为其相反值。
或门（OR Gate）
当任意一个输入信号为高电平时，输出为高 电平。
与门（AND Gate）
当所有输入信号均为高电平时，输出为高电 平。
D锁存器
有一个输入信号D，可以存储 一个比特。
振荡器（Oscillators）
1 简谐振荡器
2 应用示例
通过正反馈回路产生稳定的周期性输出信 号。
振荡器可用于时钟发生器、通信设备和音 频设备。
逻辑门设计和实现
逻辑门设计
设计逻辑门需要考虑电路的功能、布局和性能 要求。
逻辑门实现
与门的输出信号取反。
逻辑门的符号和真值表
符号
每种逻辑门都有其独特的图形符号，用以表示其 功能。
真值表
每个逻辑门都有其对应的真值表，用于描述其输 入输出逻辑关系。
逻辑门的输入输出值
逻辑门 非门 与门 或门 与非门
输入值 0/1 00/01/10/11 00/01/10/11 00/01/10/11
解码器（Decoder）
将较少数量的输入信号解码成较多数量的输出信 号。
时序逻辑电路1来自触发器（Flip-Flops）
用于存储和控制逻辑门电路的状态和信号。
2
寄存器（Registers）
用于存储和传输多个二进制位的信息。
3
计数器（Counters）
用于计数和控制逻辑电路的运行。
状态图和状态表
状态图
逻辑门电路
逻辑门电路是数字电子学中的重要概念。它由不同类型的逻辑门组成，用于 处理和操作数字信号。本课件将介绍逻辑门的基本知识和应用。
逻辑门的类型
非门（NOT Gate）
将输入信号取反，输出为其相反值。
或门（OR Gate）
当任意一个输入信号为高电平时，输出为高 电平。
与门（AND Gate）
当所有输入信号均为高电平时，输出为高电 平。
D锁存器
有一个输入信号D，可以存储 一个比特。
振荡器（Oscillators）
1 简谐振荡器
2 应用示例
通过正反馈回路产生稳定的周期性输出信 号。
振荡器可用于时钟发生器、通信设备和音 频设备。
逻辑门设计和实现
逻辑门设计
设计逻辑门需要考虑电路的功能、布局和性能 要求。
逻辑门实现
数字电子技术-逻辑门电路PPT课件
在电路中的应用。
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
16
+VCC Rc iC
Rb b ui iB
c uo
β
e
③饱和状态
+VCC
＋
Rb b c Rc ＋＋
＋
iB
Ui>0.7V －
0.7V －
iB(ui 0.7)/Rb
e
uo=0.3V －0.3V －
饱和区条件：ui大于0.7V 发射结导通
此时集电极和发射极可以看成短路 ic=Ics=(VCC-UCES)/RC uo=UCES=0.2-0.3V
ui=0V 时 的 等 效 电 路
开关电路
ui＝5V时，二极管导通，如同0.7V 的电压源，uo＝5-0.7=4.3V。
D
+－
+
0.7V RL uo
+ ui=5V －
－
u i=5 V 时 的 等 效 电 路
❖ 当ui为低电平时 D截止， ❖ 当ui为高电平时 D导通， 6
uo为低电平
uo为高电平
1.2 二极管与门
A
B
Y
0V 0V 0.7V
5V
0V 0？.7V
0V
5V 0？.7V
5V A
5V
0V B
+ 5V
3kΩ
D1
Y
D02 .7V
8
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
A
B
Y
0V 0V 0.7V
5V 0V 0.7V
0V 5V 0.7V
5V 5V 5V?
5V
D1
A
+ 5V 3kΩ
Y
D2 5V B
2.5 TTL电路常识
2.6 小结
13
2.1三极管的开关特性
1.三极管的结构 一侧它称有为两发种射类区型，:电N极PN称型为和发PN射另P极型一，。侧称为集电区和集电极，
在在用半半E导导或体体e表中中掺掺示入入（五三E价价m杂杂it质质ter元元）素素；，，例如用如硼C磷、或，镓c表可、形铟示成等（形NC型成o半Pll型e导c半t体o导r）体。
AB
Y
00 01 10 11
0
0
0
1
10
1.3 二极管或门
A B D1 D2 Y
5V A
D1 0V B
D2
0V 0V 截止 截止 0V
0V 5V 截止 导通 4.3V
5V 0V 导通 截止 4.3V
Y
5V 5V 导通 导通 4.3V
R
3kΩ
A ≥1
Y B
Y=A+B
A
B
0
0
0
1
1
0
1
1
Y
0
1
1
1
11
D
限流电阻
负极
※当电压ui>0.7V 二极管导通后，uD= 0.7V iD=（ui-0.7）/R
+ ui － 开关电路
※当电压ui<0.7V 二极管截止，处于断开状态
iD=0V
5
3.二极管的开关电路的等效电路
D
+
+
ui
RL uo
－
－
ui＝0V时，二极管截止，如 同开关断开，uo＝0V。
D +
RL uo + ui=0V － －
基本和常用门电路有与门、或门、非门（反相器）、与非门、或 非门、与或非门和异或门等。
本章重点介绍逻辑运算的物理实现电路。
2.逻辑0和逻辑1：0和1在逻辑代数中代表的两种不同的状态。 在电子电路中用高、低电平来表示。
正逻辑：1表示高电平， 0表示低电平 负逻辑：0表示高电平， 1表示低电平
高/低电平都允许有一定的变化范围
①截止状态
+VCC
截止区条件：ui小于0.7V时； 发射结处于截止状态；
＋
Rb b c Rc
iB=0；iC=0。
＋
集电极和发射极相当于断开，
ui=UIL<0.7V
uo=+VCC uo=UCE=VCC
－
e
－
15
+VCC Rc iC
Rb b ui iB
c uo
β
e
②放大状态
+VCC
＋
Rb
Rc bc
iB
5V
9
5V A
0V B
A B
+VCC(+5V)
R
D1
3kΩ
Y
D2
根据真值表，可以 判断该电路为与门
&
Y
Y=AB
uA uB uY
D1 D2
0V 0V 0.7V 导通 导通
0V 5V 0.7V 导通 截止
5V 0V 0.7V 截止 导通
5V 5V 5V 截止 截止
大于3V为高电平 逻辑1表示 小于0.7V为低电平 逻辑0表示
大于3V为高电平 逻辑1表示 小于0.7V为低电平 逻辑0表示
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
思考：Y如何和A、B构成与逻辑 关系？
A
B
Y
0V
0V 0.7?V
5V
0V A
ቤተ መጻሕፍቲ ባይዱ
+ 5V
D10.7V 3kΩ Y
D2 0V B
7
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
＋＋
Ui>0.7V －
0.7V －
iB(ui 0.7)/Rb
e
－βiB
＋ uo
－
放大区条件：当ui大于0.7V 发射结处于导通状态，iC与iB成β放大关系例 如图中iB=40μA，iC=2mA；iB=80μA， iC=4mA； β=50
此时集电极和发射极之间可以看成一个受控 电流源大小等于 βiB uo=UCE=VCC- iCRC=Vcc-βiBRC
e-中b间间的部P分N称结为称基为区发，射连结上(Jce电-)b极间称的为PN基结极称，为集电结(Jc) 用B或b表示（Base）；
NPN型和PNP型三极管
14
2.以NPN三极管为例，说明三极管的的工作原理及特性曲线
+VCC Rc iC
Rb b ui iB
c uo
β
发射结可以
e 看成二极管
iB不同,输出特性 曲线不同。
1.4 二极管门电路的缺点
❖ 电平有偏移，带负载能力差 因此，二极管门电路通常只用于集成电路内部电路
12
2 TTL逻辑门电路
2.1 三极管的开关特性 2.2 三极管非门
由三极管和若干电阻 构成的逻辑门
Transistor-Transistor Logic
2.3 TTL反相器、与非门、或非门
2.4 其他类型的TTL逻辑门 （三态门、集电极开路门）
第三章 逻辑门电路
0 概述 1 二极管逻辑门电路 2 TTL逻辑门电路 3 CMOS逻辑门电路
1
教学基本要求
1、了解半导体器件的开关特性。 2、掌握基本逻辑门、三态门、集电极开路门的逻 辑功能。 3、掌握逻辑门的主要参数及在应用中的接口问题。
2
0 概述
1.逻辑门电路：用以实现基本和常用逻辑运算的电子电路。
如何判断工作在饱和区还是放大区？
可以通过UCES计算出临界集电极饱和电流ICS=(VCC-UCES)/RC
则临界基极饱和电流IBS=(VCC-UCES)/βRC
17
当iB >IBS 工作在饱和区，否则工作在放大区。
3.获得高、低电平的基本方法：利用半导体开关元件的导通、
截止（即开、关）两种工作状态。
3
1 二极管逻辑门电路
1.1 二极管的开关特性 1.2 二极管与门 1.3 二极管或门 1.4 二极管门电路的优、缺点
4
1.1 二极管的开关特性
1.二极管符号： ＋ iD uD
正极
2.二极管的伏安特性：
iD D + uD － R
+VCC Rc iC
Rb b ui iB
c uo
β
e
③饱和状态
+VCC
＋
Rb b c Rc ＋＋
＋
iB
Ui>0.7V －
0.7V －
iB(ui 0.7)/Rb
e
uo=0.3V －0.3V －
饱和区条件：ui大于0.7V 发射结导通
此时集电极和发射极可以看成短路 ic=Ics=(VCC-UCES)/RC uo=UCES=0.2-0.3V
ui=0V 时 的 等 效 电 路
开关电路
ui＝5V时，二极管导通，如同0.7V 的电压源，uo＝5-0.7=4.3V。
D
+－
+
0.7V RL uo
+ ui=5V －
－
u i=5 V 时 的 等 效 电 路
❖ 当ui为低电平时 D截止， ❖ 当ui为高电平时 D导通， 6
uo为低电平
uo为高电平
1.2 二极管与门
A
B
Y
0V 0V 0.7V
5V
0V 0？.7V
0V
5V 0？.7V
5V A
5V
0V B
+ 5V
3kΩ
D1
Y
D02 .7V
8
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
A
B
Y
0V 0V 0.7V
5V 0V 0.7V
0V 5V 0.7V
5V 5V 5V?
5V
D1
A
+ 5V 3kΩ
Y
D2 5V B
2.5 TTL电路常识
2.6 小结
13
2.1三极管的开关特性
1.三极管的结构 一侧它称有为两发种射类区型，:电N极PN称型为和发PN射另P极型一，。侧称为集电区和集电极，
在在用半半E导导或体体e表中中掺掺示入入（五三E价价m杂杂it质质ter元元）素素；，，例如用如硼C磷、或，镓c表可、形铟示成等（形NC型成o半Pll型e导c半t体o导r）体。
AB
Y
00 01 10 11
0
0
0
1
10
1.3 二极管或门
A B D1 D2 Y
5V A
D1 0V B
D2
0V 0V 截止 截止 0V
0V 5V 截止 导通 4.3V
5V 0V 导通 截止 4.3V
Y
5V 5V 导通 导通 4.3V
R
3kΩ
A ≥1
Y B
Y=A+B
A
B
0
0
0
1
1
0
1
1
Y
0
1
1
1
11
D
限流电阻
负极
※当电压ui>0.7V 二极管导通后，uD= 0.7V iD=（ui-0.7）/R
+ ui － 开关电路
※当电压ui<0.7V 二极管截止，处于断开状态
iD=0V
5
3.二极管的开关电路的等效电路
D
+
+
ui
RL uo
－
－
ui＝0V时，二极管截止，如 同开关断开，uo＝0V。
D +
RL uo + ui=0V － －
基本和常用门电路有与门、或门、非门（反相器）、与非门、或 非门、与或非门和异或门等。
本章重点介绍逻辑运算的物理实现电路。
2.逻辑0和逻辑1：0和1在逻辑代数中代表的两种不同的状态。 在电子电路中用高、低电平来表示。
正逻辑：1表示高电平， 0表示低电平 负逻辑：0表示高电平， 1表示低电平
高/低电平都允许有一定的变化范围
①截止状态
+VCC
截止区条件：ui小于0.7V时； 发射结处于截止状态；
＋
Rb b c Rc
iB=0；iC=0。
＋
集电极和发射极相当于断开，
ui=UIL<0.7V
uo=+VCC uo=UCE=VCC
－
e
－
15
+VCC Rc iC
Rb b ui iB
c uo
β
e
②放大状态
+VCC
＋
Rb
Rc bc
iB
5V
9
5V A
0V B
A B
+VCC(+5V)
R
D1
3kΩ
Y
D2
根据真值表，可以 判断该电路为与门
&
Y
Y=AB
uA uB uY
D1 D2
0V 0V 0.7V 导通 导通
0V 5V 0.7V 导通 截止
5V 0V 0.7V 截止 导通
5V 5V 5V 截止 截止
大于3V为高电平 逻辑1表示 小于0.7V为低电平 逻辑0表示
大于3V为高电平 逻辑1表示 小于0.7V为低电平 逻辑0表示
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
思考：Y如何和A、B构成与逻辑 关系？
A
B
Y
0V
0V 0.7?V
5V
0V A
ቤተ መጻሕፍቲ ባይዱ
+ 5V
D10.7V 3kΩ Y
D2 0V B
7
5V
D1
A
D2 0V B
+VCC(+5V) R 3kΩ
Y
＋＋
Ui>0.7V －
0.7V －
iB(ui 0.7)/Rb
e
－βiB
＋ uo
－
放大区条件：当ui大于0.7V 发射结处于导通状态，iC与iB成β放大关系例 如图中iB=40μA，iC=2mA；iB=80μA， iC=4mA； β=50
此时集电极和发射极之间可以看成一个受控 电流源大小等于 βiB uo=UCE=VCC- iCRC=Vcc-βiBRC
e-中b间间的部P分N称结为称基为区发，射连结上(Jce电-)b极间称的为PN基结极称，为集电结(Jc) 用B或b表示（Base）；
NPN型和PNP型三极管
14
2.以NPN三极管为例，说明三极管的的工作原理及特性曲线
+VCC Rc iC
Rb b ui iB
c uo
β
发射结可以
e 看成二极管
iB不同,输出特性 曲线不同。
1.4 二极管门电路的缺点
❖ 电平有偏移，带负载能力差 因此，二极管门电路通常只用于集成电路内部电路
12
2 TTL逻辑门电路
2.1 三极管的开关特性 2.2 三极管非门
由三极管和若干电阻 构成的逻辑门
Transistor-Transistor Logic
2.3 TTL反相器、与非门、或非门
2.4 其他类型的TTL逻辑门 （三态门、集电极开路门）
第三章 逻辑门电路
0 概述 1 二极管逻辑门电路 2 TTL逻辑门电路 3 CMOS逻辑门电路
1
教学基本要求
1、了解半导体器件的开关特性。 2、掌握基本逻辑门、三态门、集电极开路门的逻 辑功能。 3、掌握逻辑门的主要参数及在应用中的接口问题。
2
0 概述
1.逻辑门电路：用以实现基本和常用逻辑运算的电子电路。
如何判断工作在饱和区还是放大区？
可以通过UCES计算出临界集电极饱和电流ICS=(VCC-UCES)/RC
则临界基极饱和电流IBS=(VCC-UCES)/βRC
17
当iB >IBS 工作在饱和区，否则工作在放大区。
3.获得高、低电平的基本方法：利用半导体开关元件的导通、
截止（即开、关）两种工作状态。
3
1 二极管逻辑门电路
1.1 二极管的开关特性 1.2 二极管与门 1.3 二极管或门 1.4 二极管门电路的优、缺点
4
1.1 二极管的开关特性
1.二极管符号： ＋ iD uD
正极
2.二极管的伏安特性：
iD D + uD － R