计算机

计算机组成原理基础要点（徐爱萍）(2009-09-12 17:35:09)
杂谈

第一章 计算机系统概述：

1.第1代计算机采用的是电子管;第2代计算机采用的是晶体管;第3代计算机采用的是中小规模集成电路；第4代计算机采用的是大规模、超大规模集成电路。

2.计算机系统由硬件系统和软件系统构成。

3.计算机系统的三个层次结构由内到外分别是硬件系统、系统软件和应用软件。在硬件之外的所有层次通称为虚拟机。

4.CPU、存储器、输入/输出接口及系统总线合称为主机。

5.计算机软件一般分为系统软件和应用软件，操作系统属于系统软件。

6.计算机的工作特点是快速性、通用性、准确性和逻辑。

7.存储程序并按地址顺序执行，这是冯.诺依曼型计算机的工作原理。

8.硬件是指计算机中的电子线路和物理装置。

9.软件是指一台计算机中全部程序的集合。

10.固件是指将程序固定在ROM中组成的部件。

11.没有外存储器的计算机其监控程序可以放在ROM中。

12.兼容性包括数据和文件的兼容、程序兼容、系统兼容和设备兼容，微型计算机通常具有这种兼容性。

第二章 数据信息的表示

1.-1的补码定点整数表示时为1...1，用定点小数表示时为1...0。

2.定点小数补码表示的范围是：-1~1-2^(-n) (n为尾数位数)。

3.定点小数原码表示的范围是：-(1-2^(-n))~1-2(-n) (n为尾数位数)。

4.定点整数补码表示的范围是：-2^n~2^n-1 (n为整数，不含符号位)。

5.定点整数原码表示的范围是：-(2^n-1)~2^n-1 (n为整数， 不含符号位)。

6.n位字长的无符号数的范围是：0~2^n-1。

7.在数值的编码表示中：

0有唯一表示的编码是补码；

用0表示正，用1表示负的编码是原码、反码、补码；

满足若真值大，则码值大的编码是移码；

存在真值越大，则码值越小的现象的编码是反码；

负数的码值大于正数的吗值的编码有补码；

若要求浮点数的机器零(尾数为0，阶最小)的编码为全零(阶为0，尾数为0)，则尾数的编码可为补码，阶的编码可为移码。

8.在浮点数编码表示中基数在机器数中不出现，是隐含的。

9.当浮点数的尾数为补码时，其为规格化数应满足的条件为符号位与最高有效位相反。

10.在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围不变。

11若浮点数格式中基值(阶码的底)一定，且尾数采用规格化表示法，则浮点数的表示范围取决于阶码的位数，而精度取决于尾数的位数。

12.常用的校验码有奇偶校验码、海明检验码、CRC码等。

13.奇偶校验法只能发现奇数个错，不能检查无数或偶数个错。

14.用一位奇偶校验能检测出一位存储器错误的百分比为100%。

15.CRC码又称为循环冗余校验码，它具有纠错能力。

16.海明码能发现两位错误并纠正一位错误。

17.在CRC校验中，接受端检查错误时某一位数据出错后，纠正的方法有请求重新发送、删除数据、通过余数的值由接收端自行纠正。

18.在大量数据传送中常用且有效的检验法是CRC校验。

19.根据国际规定，每个汉字内码用2个字节表示。

20.汉字表示中最小的区域位码是0101H，其对应的交换吗是2121H、内码是A1A1H、在外存字库的地址是0。

第三章 运算方法和运算器

1.运算器的主要功能是进行逻辑运算和算术运算。

2.运算器虽由许多部件组成，但核心部件是算术逻辑运算单元。

3.溢出就是超出了机器数所能表示的数据范围，浮点数的溢出是由阶码决定。

4.补码加减法中符号位作为数的部分参加运算，符号位产生的进位要丢掉。

5.原码一位乘法中，符号位与数值位分开运算，运算结果的符号位等于被乘数与乘数的符号位异或。

6.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是：数符与尾数小数点后第一位数字相异为规格化数。

7.在浮点加法运算中，完整的操作步骤是对阶。尾数相加、结果规格化、舍入、溢出检查。

8.定点运算器中一般包括ALU、寄存器、对路选择器、移位器和数据通路。

9.ALU的基本逻辑结构是快速进位加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。

10.浮点运算器由阶码运算器和尾数运算器组成，它们都是定点运算器，尾数运算器要求能进行加、减、乘、除运算。

11.当运算结果的尾数部分不是11.0xx...x或00.1xx...x的形式时则应进行规格化处理。

当尾数符号位为01或10时需要右规。

当运算结果的符号位和最高有效位为11.1或00.1是需要左规。

12.74181是采用先行进位方式的4位并行加法器，74181能提高运算速度，是因为它内部具有并行进位逻辑。74182是实现组间并行进位的进位逻辑。

13.XiYj称为进位产生函数，并以Gi表示；Xi(+)Yi称为进位传递函数，并以Pi表示。

第四章 存储系统

1.MOS半导体存储器可分为SRAM、DRAM两种类型，其中DRAM需要刷新。

2.SRAM靠双稳态触发器存储信息。DRAM靠MOS管的栅极电容存储信息。

3.存储器按读写方式可分为静态、动态、只读三种，SRAM、DRAM、ROM分别属于上述三种方式。

4.动态MOS存储器的刷新方式有集中型、分散型和异步型。

5.对同步刷新控制方式，刷新请求是由刷新控制器产生的。

6.计算机系统的三层存储器结构指的是Cache、

主存、辅存，其中Cache、主存能被CPU直接访问。

7.在多级存储体系中，Cache的主要功能是提高存储系统的速度，虚拟存储器的主要功能是提高存储系统容量。

8.由容量为C的Cache和容量为M的主存储器构成的存储系统的总容量为M。

9.高速缓冲存储器与主存的地址映像一般有全相联、组相联和直接映像三种。

10.Cache的功能全由硬件完成。

11.在主存-Cache存储系统中，当写操作Cache命中时有写回法和直达法两种更新策略；当写操作不命中时，有取回法和绕写法两种更新策略。

12.虚拟存储器管理的基本方法有页式、段式和段页式三种。

13.在虚拟存储器中，一般采用全相联地址映像方法和LRU更新策略。

14.虚拟存储器中，程序正在执行时，由操作系统完成地址映像。

15.在磁表面存储器中，调频制(FM)记录方式目前主要用于单密度磁盘存储器，改进调频制(MFM)记录方式主要用于双密度磁盘存储器，而在磁带存储器中一般采用调相制(PE)和成组编码(GCR)记录方式。

16.从磁盘上一次取出或写入一批数据所需的平均时间为:平均找道时间+平均等待时间+数据存取时间。

17.在磁表面存储器中，格式化容量是指按照某种特定的记录格式所能存储信息的总量。

18.半导体存储器的速度指标是存取时间和存取周期，磁盘存储器的速度指标是平均找道时间、平均等待时间、数据存储时间，其中平均等待时间和数据存储时间与磁盘的旋转速度有关。

19.常用的磁盘校验方法是CRC校验。

20.SIMM是单边接触存储器模块的意思，英文全称是Single In-line Memory Module，分为30线和72线的内存条。

21.DIMM是双边接触存储器模块的意思，英文全称是Dual In-line Memoty Module,是一种168线的内存条。

第五章 控制信息的表示--指令系统

1.立即寻址，操作数在指令中，Date=D。

2.直接寻址，操作数地址在指令中，EA=D。

3.间接寻址，操作数地址在内存中，EA=(D)。

4.寄存器寻址，操作数在寄存器中，Date=(R)。

5.寄存器间接寻址，操作数地址在寄存器中，EA=(R)。

6.隐含寻址，操作数的地址隐含在指令的操作码中。

7.变址寻址，操作数地址为变址寄存器中的内容与位移量D之和，EA=(R)变址+D。

8.基址寻址，操作数地址为基址寄存器中的内容与位移量D之和，EA=(R)基址+D。

9.相对寻址，操作数地址为程序计数器中的内容与位移量D之和，EA=(PC)+D。

10.减少指令中地址位数的方法是采用寄存器寻址。

11.减少指令中地址个数的方法是隐含寻址。

12.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个常采用隐含寻址方法。

13.零地址运算

指令的操作数来自默认寄存器。

14.在指令中用寄存器进行寻址的有寄存器寻址、寄存器间接寻址、相对寻址、基数寻址、变址寻址、基址加变址寻址、复合寻址方式。

15.多道程序设计中最重要的寻址方式是相对寻址。

16.相对寻址方式用来支持浮动程序设计。

17.假设指令系统有m条指令，指令操作码的位数为n位，则至少应等于log2(m)。

18.在指令格式中采用扩展操作码的设计方案是为了保持指令字长不变，而增加指令操作的数量。

第六章 中央处理器 （282）

1.目前的CPU包括控制器、运算器和Cache。

2.中央处理器(CPU)的4个主要功能是指令控制、操作控制、时序控制和数据加工。

3.控制器由程序计数器、指令寄存器、指令译码器、时序发生器和微操作形成部件组成。

4.运算器的核心部件是算术逻辑运算单元。

5.从计算机系统结构的发展和演变看，早期的计算机是以存储器为中此的系统结构，而近代的 计算机是以控制器为中心的系统结构。

6.一般而言，CPU至少有程序计数器(PC)、指令寄存器(IR)、地址寄存器(AR)、缓冲寄存器(DR)、程序状态字寄存器(PSW)和累加器6个寄存器。

7.CPU中，保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址寄存器为程序计数器PC，保存CPU访存地址的寄存器为内存地址寄存器AR。

8.CPU从主存取出一条指令并执行该指令的时间叫做周期，它常用若干个机器周期来表示，而后者又包含有若干个时钟周期。

9.在程序执行过程中，控制器控制计算机的运算总是处于取指令、分析指令和执行指令的循环之中，任何指令周期的第一部是取指周期。

10.顺序执行时PC的值自动加1，遇到转移和调用指令时，后继指令的地址(即PC的内容)，是从指令寄存器中的地址字段取出。

11.状态寄存器是由各种状态标志位组成的寄存器。

12.根据设计方法的不同，控制器可分为组合逻辑型和存储逻辑型两种。

13.CPU采用同步控制方式时，在组合逻辑控制器中常使用状态周期、节拍电位、节拍脉冲级时序系统来提供定时信号，而在存储逻辑控制器中多使用节拍电位、节拍脉冲两级时序系统来提供定时信号。

14.控制器发出的控制信号是空间和时间因素的函数，前者是指出操作在什么条件下进行，后者是指操作在什么时刻进行。

15.组合逻辑控制器又称硬连线控制器，是由比电路构成的，它可以根据不同的指令产生不同的控制信号。

16.微程序控制器的核心部件是存储微程序的控制存储器，它一般用只读存储器构成。

17.微程序控制器主要由控制存储器、微指令寄存器、地址转移逻辑三大部件

组成。

18.一条机器指令由一段微指令构成的微程序来解释执行；微指令可由一系列微命令组成。

19.控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令。而执行部件接受此控制命令后进行的操作叫做微操作。

20.一条微指令可划分为微命令字段和控制字段；微指令的基本格式可分为水平型和垂直型。

21.由于数据通路之间的结构关系，微操作可分为相容性和相斥性两种;

在同一微周期中不可能同时出现的微命令，称之为互斥的微命令。

在同一微周期中可以同时出现的微命令，称之为相容的微命令。

22.在微指令的字段编码中，操作控制字段的分段必须遵循的原则包括：

把互斥性的微命令分在同一段内。

一般每个小段要留出一个状态0，表示不操作。

23.微命令的编码通常有三种方法：直接编码、字段译码编码和混合编码。

24.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常，产生后继位地址有三种方法：计数方式，下址方式(断定方式)，计数和断定结合方式。

25.机器指令代码中的地址字段起存取数据作用，微指令代码中的地址字段起确定执行顺序作用。

26.如果控制存储器使用的是EPROM等可擦写的只读存储器；从而实现运行不同的软件时使用不同的微程序，这种微程序称为动态微程序。

27.Intel 8088是8位的CPU，它包含8位数据总线和16位地址线；Pentium处理器有32位数据总线(内部数据总线是64位)和32位地址总线。

28.Intel 80386SＸ是具有16位数据总线的32位CPU。

29.80486 SX处理器不含有内部数学协处理器。

30.从Pentium开始，Intel引入了超标量(Supersealar)技术，允许更多的指令并行执行。

31.PentiumPro继续推进超标量结构，使用了包括寄存器重命名、转移预测、数据流分析、推测执行等技术。

32.Pentium II 融入了专门用于有效处理视频、音频和图形数据的MMX技术。

33.Pentium III：融入了新的浮点指令，以支持三维图形软件。

34.Pentium IV:使用了64位组织结构的新一代Intel处理器。

35.PowerPC体系结构是一种超标量RISC系统。

36.对于CPU的性能，应主要衡量它的综合性能，而不是峰值性能。

37.流水线处理器是由一系列叫做“段”的处理线路所组成，数据经过段处理线路而流动，每一段执行一部分处理，数据在经过所有段后才获得最后结果。因此，和具有m个并行部件的处理器相比，一个m段流水线处理器具备同等水平的吞吐能力。

38.堆栈型处理器是指采用运算堆栈来代替常规CPU中通常寄存器的一种中央处理器。

39.根据程序执行期间能同时出现的指令流和数

据流的数目，可对中央处理器的并行性做出4种分类，冯。诺依曼计算机是属于单指令流数据流(SISD)。

第七章 系统总线

1.计算机中各个功能部件通过总线相连，总线是各部件之间进行信息传输的公共线路。

2.总线控制的目的是进行总线仲裁，以解决多个主设备同时竞争总线的控制权。

3.按所处额物理位置，总线可分为内部总线、系统总线和多机系统总线。

4.根据传送信息的种类不同，系统总线分为地址线、数据线和控制线。

5.CPU芯片中的总线属于内部总线。

6.根据连线的数量，总线可分为串行总线和并行总线，串行总线一般用于长距离的数据传送。

7.与串行总线相比，并行总线成本高、速度快。

8.计算机使用总线结构的主要优点是便于实现积木化，同时减少信息传输线的数目。

9.总线协议是指实现总线数据传输的定时规则。

10.总线的基本特征有物理特性、功能特性和电子特性。

11.总线复用技术可以使不同的信号在同一条信号线上传输，分时使用。

12.系统总线中地址线的功能是用于指定主存和I/O接口设备的接口电路的地址。

13.系统总线中控制线的功能是提供主存、I/O接口设备的控制信号、响应信号和时序信号。

14.从信息流的传送效率来看，单总线系统工作效率最低；从吞吐量来看三总线系统最强。

15.衡量总线性能的一个重要指标是总线的数据传输速率，即单位时间内总线传输数据的能力。

16.数据通路的宽度是指一次数据传送过程中能同时传送的二进制位数。

17.在单总线的计算机系统中，外设可以和主存储器单元统一编址。

18.主设备是指获得总线控制权的设备；从设备是指被猪设备访问的设备。

19.CPU和I/O设备可作为单总线上的主设备。

20.总线数据通信方式按照传输定时的方法可分为同步式和异步式两类。

21.同步方式下，总线操作有固有的时序，数据的传输在一个公共的时钟信号控制下进行，时序是固定的。

22.异步方式下，总线操作周期是需不固定，通过握手信号(就绪/应答)相互联络。

23.信息可以在两个方向同时传输的总线属于全双工总线。

24.总线控制方式可分为集中式控制和分布式控制两种。

25.集中式总线裁决主要有菊花链查询方式、计数器定时查询方式和独立请求方式。

26.在菊花链查询方式下，越接近控制器的设备优越级越高。

27.在计数器定时查询方式下，设备名与计数值相同的设备可以使用总线。

28.在独立请求方式下，有几个设备就有几个总线请求信号和几个总线响应信号。

29.在集中式总线裁决中，独立请求方式响应时间最快，但它是以增加控制

线数为代价的；菊花链方式对电路故障最敏感。

30.以RS-232C为接口，进行7位ASCII码传送，带有1位奇校验位和2位停止位。当波特率为9600时，字符传送速率为960。

31.PCI总线宽度为64位，总线时钟为33MHz，则PCI总线的最大数据传输率为33*8MB/s。

第八章 输入和输出设备

1.计算机的外围设备是指除了CPU和内存外的其它设备。

2.按功能分类，外部设备可分为输入设备、输出设备、输入输出兼用设备。

3.输入设备的功能是将外部信息以一定的数据格式送入系统内存。

4.输入设备和输出设备统称为外设，通常通过输入输出接口与主机相连。

5.输出设备的作用是将计算机的处理结果提供给外界。

6.每一种外设都在它自己的设备控制器控制下进行工作，而设备控制器则通过接口(适配器)和主机相连并受主机控制。

7.按显示器件分类，显示器有阴极射线管(CRT)显示器、液晶显示器(LCD)和等离子显示器等。

8.显示器的主要的性能指标是图像的分辨率和灰度级，前者的值越高，显示的图像就越清晰。

9.液晶显示器的工作电压低、功耗小、体积小、重量轻，常用作便携式设备的显示器。

10.CRT显示器上构成图像的最小单元或图像中的一个点称为像素。

11.在PC机中已把CRT字符显示器的定时控制电路做成CRT的专用控制芯片MC6845，其中的核心是点数计算器、水平地址计数器、光栅地址计数器和排计数器。

12.常用的打印机设备优点阵式打印机、宽行打印机、激光打印机、喷墨打印机，它们都属于硬拷贝输出设备。

13.按照工作原理，打印机可分为击打式和非击打式两大类，激光打印机和喷墨打印机均属于后者。

第九章 输入输出系统

1.输入输出设备由输入输出设备、输入输出接口以及相关软件组成。

2.输入输出设备寻址方式有统一编制和单独编制两种。

3.输入输出设备接口中的基本寄存器包括控制寄存器、状态寄存器、数据寄存器。

4.CPU与外部设备交换数据时用程序控制、中断控制、DMA控制和通道等方法来协调它们之间的速度不协调。

5.CPU对外部设备的控制方式按CPU的介入程度，从小到大分别为通道方式、DMA方式、中断方式、程序方式。

6.程序控制方式包括程序查询方式和中断方式。

7.外设接口的主要功能是匹配主机与外设速度的差异、实现数据格式的转换、传达主机的命令反映设备的状态。

8.CPU响应中断时最先完成的两个步骤是关中断和保存断电信息。

9.使用禁止中断或屏蔽中断可以保证正在执行的程序的完整性。

10.中断屏蔽的作用--是改变中断处理的优先级，二是屏蔽一些不允许产生的中断。

11.在

中断服务中，开中断的目的是允许多级中断。

12.一个中断向量对应于一个中断服务程序的入口地址，中断向量地址是中断服务程序入口地址的地址。

13.CPU响应中断时需要保存现场，这里现场指的是返回地址和状态寄存器中的内容，它们被保存到堆栈中。

14.中断方式最主要的特点是实用性；DMA方式最主要的特点是直接与存储器交换数据。

15.DMA的含义是直接内存访问，用于解决数据块传送问题。

16.CPU在响应DMA请求后，将让出一个存储周期给DMA控制器。

17.DMA数据传达过程可以分为传送前预处理、数据块传送和传送后处理三个阶段。

18.直接内存访问方式(DMA)是一种由DMA控制器执行I/O交换的工作方式，防止DMA控制器与CPU访问内存冲突的方法有停止CPU访问内存、周期挪用、DMA和CPU交替访问内存三种。

19.DMA技术的出现使得外围设备可以通过DMA控制器直接访问内存，于此同时CPU可以继续执行程序。

20.通道是一个特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制，CPU只负责数据处理功能。

21.根据数据传送方式，可以将通道分为字节多路通道、选择通道和数组多路通道。

22.对于低速输入输出设备，应当选用字节多路通道。