第5章习题 存储系统

答案：1B
2C 3B
4．程序访问的局限性是使用_____的依据。 A.缓冲 B. Cache C.虚拟内存 D.进程 5．有关高速缓冲存储器Cache的说法正确的是_____. A．只能在CPU以外 B．CPU内外都可设置Cache C. 只能在CPU以内 D．若存在Cache，CPU就不能再访问内存 6．现行奔腾机的主板上都带有Cache存储器，这个Cache 存储器是_____。 A. 硬盘与主存之间的缓存 B. 软盘与主存之间的缓存 C. CPU与视频设备之间的缓存 D. CPU与主存储器之间的缓存
4. 有一主存-Cache层次的存储器，主存容量lMB， cache容量64KB，每块8KB，采用直接映像方式。
（1）求主存地址格式? （2）主存地址为25301H的存储单元，问它在主存的哪个块? 对应Cache的哪一块？ 解： （1） cache容量64KB=216B，每块8KB=213B， 所以块内地址为13位，块地址为16-13=3位; 主存容量1MB=220B，故主存标记为20-16=4位。 主存地址格式如下：
主存标记（4位） Cache块号（3位） 块内地址（13位）
（2） 25301H=0010 0101 0011 0000 0001B 所以区号=0010，块号=010， 块内地址=1 0011 0000 0001
5.一个组相联映像cache由64个存储块构成，每组包含 4个存储块。每组包含4个存储块，每块由128字组 成。访存地址为字地址。 (1)写出主存地址位数和地址格式。 (2)写出Cache地址位数和地址格式。 解：(1)cache由64个存储块构成， Cache容量=64*128字=213字 cache地址格式为： (2)主存包含4096个存储块，每组包含4个存储块， 所以主存有1 024个组,主存容量=4096128字=219字 主存地址格式为：
解： Cache块长为1字，字长为32位， 所以有4个字节，字地址为2位。 Cache容量=512 × 32 = 29*25 = 214bit= 211B Cache地址格式： Cache块号（9位） 块内地址（2位） 主存容量为1MB=220B，所以主存地址格式为： 主存标记（9位） Cache块号（9位） 块内地址（2位）
● —— 重要知识点
答案：
1 寄存器、Cache、主存、辅存 2 ①快 ②速度 3 虚拟存储器 4 ①主存②Cache 5 ①直接映射 ②全相联映射 6 段式、页式、段页式
7. 虚拟存储器在运行是时，CPU根据程序指令生成的地址是 __①___，该地址经过转换的形成__②___ 8. 虚拟存储器通常是由主存和__①__两级存储体系组成的。 为了在一台特定的机器上执行程序，必须把__②___映射 到这台机器主存储器的__③___空间上，这个过程成为地 址映射。 9. 建立高速缓冲存储器的理论依据是_____。 10. 计算机系统中，下列部件都能够存储信息： a. 主存 b. CPU内的通用寄存器 c．Cache d．磁带 e磁盘 按照CPU存取速度排列，由快到慢依次为 __①___，
平均访问时间:
Ta H Tc (1 H ) Tm 0.98 50 ns (1 0.98) 200 ns 53ns
3．一台计算机的主存容量为1MB，字长为32位， 直接映像的Cache容量为512字，Cache块长为1字， 试设计Cache和主存的地址格式。
教学要求
掌握cache的基本原理、地址映射、替换策略； 掌握虚拟存储器的基本概念以及段式、页式、段 页式虚拟存储器的原理；
了解只读存储器、闪速存储器的原理及存储保护 的原理。
了解外存储设备的发展动态。
习题课
一、填空题
1. 层次化存储体系涉及到主存、辅存、Cache和寄存器，按照存 取速度排序依次是_____。 2. Cache介于主存和CPU之间，其速度比主存__①___容量比主存 小很多；它的作用是弥补CPU与主存在__②___上的差异。 3. 将辅助存储器(磁盘)当作主存来使用，从而扩大程序可访问的 存储空间，这样的存储结构称为_____. 4. 主存地址映射是用来确定__①___地址与__②___地址之间的逻 辑关系。 5. 常用的地址映射方法有__①_、__②__组相联映射三种。 6. 按照主存-外存层次的信息传送单位不同，虚拟存储器有____式 ____式和 式三类。
答案：
11 ①速度 ②硬件 ③容量 ④软件 ⑤逻辑地址 ⑥物理地址 ⑦虚实地址的转换 12 ①随机按字存取 ②DMA成组传送
二、选择题
1. 计算机的存储器采用分级方式是为了____ A．减少主机箱的体积 B．解决容量、价格、速度 C. 保存大量数据方便 D．操作方便 2. 在主存和CPU之间增加cache的目的是____ A．增加内存容量 B．提高内存的可靠性 C．解决CPU与内存之间的速度匹配问题 D．增加内存容量，同时加快存取速度 3. 采用虚拟存储器的主要目的是_____ A．提高主存储器的存取速度 B．扩大存储器空间，并能进行自动管理 C. 提高外存储器的存取速度 D．扩大外存储器的存储空间
6.页式存储系统的逻辑地址是由页号和页内地址两部分组成。 假定页面的大小为4K，地址变换过程如下图所示，图中逻 辑地址用十进制表示。图中有效地址经过变换后，十进制物 理地址a 应为 （ A ） 。 A．33220 B．8644 C．4548 D．2500
8644=2页*4K+X=2*4*1024+X, X=452。 对应物理第8 块 物理地址=8*4K+452=8*4*1024+452=33220
Ta H Tc (1 H ) Tm 0.95 50 ns (1 0.95) 250 ns 60 ns
2. 已知cache命中率H=0.98 ，主存比cache慢4倍，主存存取 周期为200ns，求cache的平均访问时间。 解： R Tm / Tc 4；Tc Tm / 4 50ns
第
6章
6.3.3 Cache的组织方式 6.3.4 替换算法和更新策略 6.4 虚拟存储器 6.4.1 虚拟存储器概述 6.4.2 段式虚拟存储器 6.4.3 页式虚拟存储器 6.4.4 段页式虚拟存储器 6.4.5 快表与慢表
存储系统
6.1 存储系统层次结构 6.2 主存储器 6.2.1 主存储器概述 6.2.2 主存储器的组成与控制 6.3 高速缓冲存储器 6.3.1 Cache概述 6.3.2 Cache的工作原理
答案：4B
5B 6D
三、综合题
1. CPU执行一段程序时，cache完成存取的次数为1900次，
主存完成存取的次数为100次，已知cache存取周期为50ns， 主存存取周期为250ns，求cache的命中率和平均访问时间。 解： （1）命中率: H N C /(N C N m ) 1900 /( 1900 100 ) 0. 95 （2）平均访问时间：
● 小结
第6章 存储系统
6.1 存储系统层次结构 6.2 主存储器 6.2.1 主存储器概述
● 6.3.3 Cache的组织方式
6.3.4 替换算法和更新策略 6.4 虚拟存储器 6.4.1 虚拟存储器概述 ● 6.2.2 主存储器的组成与控制 6.4.2 段式虚拟存储器 6.3 高速缓冲存储器 6.4.3 页式虚拟存储器 6.3.1 Cache概述 6.4.4 段页式虚拟存储器 ● 6.3.2 Cache的工作原理 6.4.5 快表与慢表
答案：
7 8 9 10 ①虚拟地址(逻辑地址) ②主存实地址(物理地址) ①辅存 ②逻辑地址 ③物理地址 程序访问Baidu Nhomakorabea局部性原理 ①bcaed
11. 使用高速缓冲存储器是为了解决__①__问题，存储管理 主要由__②__实现。使用虚拟存储器是为了解决__③__问题， 存储管理主要由__④__实现。后者在执行程序时，必须把__ ⑤__映射到主存储器的__⑥__空间上，这个过程称为__⑦__ 。 12. 在计算机中，主存的工作方式是__①__；辅存的工作方 式是__②__