计数器作业及往届考题解析

00
10
01
00
10
11
11
01 上页
下页
返回
数字电子技术基础
Q1n Q0n
00 01 10 11
Q1n+1 Q0n+1
10 00 11 01
由状态转换图可见该 电路为异步5进制计数器。 上页 下页 返回
数字电子技术基础
5.11 用JK触发器设计图题所示两相脉冲发生电路。
[解] 电路的循环状态为00→ 10→ 11→ 01→ 00，因此可按 同步计数器设计，用两个JK FF实现。
(1) 作次态卡诺图求状态方程和输出方程
Q1n Q0n
Q1n+1 Q0n+1
上页 下页 返回
数字电子技术基础
CLR
LOAD
D0
Data
D1
inputs D2
D3
CLK ENP ENT
Q0
Data
Q1
outputs Q2
Q3
RCO
12 13 14 15 0 1 2
Clear Preset
Count
The LOW level pulse on the CLR input causes all the outputs to go LOW. Next, the LOW on the LOAD synchronously enters the data into the counter and 1100 appear on the Q outputs at the positive-going clock edge. The count advance through states 13, 14, and 15. And then recycles to 0, 1 during high ENT and ENP. When ENP goes LOW, the counter is inhibited and remains in the binary 2 state.
数字电子技术基础
[解] t1时刻，寄存器II的数据1000送到
总线，寄存器III接收，[I]=1011，[II]=1000，
[III]=1000；t2时刻，寄存器III的数据1000 送到总线，无数据接收，各寄存器数据不变；
t3时刻，无数据传送，各寄存器数据不变； t4时刻，寄存器I的数据1011送到总线，寄存 器II、III接收，[I]=1011，[II]= [III]=1011。
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
电路通过互触发，在 Q1 和 Q2产生矩形脉冲 输出。
上页 下页 返回
数字电子技术基础
三.（15分）使用74LS138译码器和适当的门电路设计一个1位 二进制数全减运算电路，列出真值表，画出电路图。依据数 字电子技术所学知识，简述还有哪些方案可以实现全减运算。
[解]
设输入逻辑变量Ai为 被减数、Bi为减数、Ci-1
为低位的借位，输出逻
辑函数Si为差、Ci为本
级的借位输出信号。
Ai Bi Ci-1
000 001 010 011 100 101 110 111
Si Ci
00 11 11 01 10 00 00 11
上页 下页 返回
数字电子技术基础
Ai Bi Ci-1
上页 下页 返回
数字电子技术基础
(1) I芯片采用了进位输出的反馈置数法，II片为反馈清零法。
若由Q7~Q0一起作为输出： 电路计数的初态S0=00001000 最后一个有效状态Sn-1= 11111111 实现进制： 255-8+1=248
(2) 由F输出，实现248分频。
上页 下页 返回
数字电子技术基础
数字电子技术基础
答疑时间
5月7日（星期三）：下午2:00~4:00 5月9日（星期五）：下午2:00~4:00 5月12日（星期一）：下午2:00~4:00 5月14日（星期三）：下午2:00~4:00 5月16日（星期五）：下午2:00~4:00
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
000 001 010 011 100 101 110 111
Si Ci
00 11 11 01 10 00 00 11
Si m(1, 2, 4, 7) Ci m(1, 2, 3, 7)
+VCC
上页 下页 返回
四数字、电子（技术1基5础分）全同步16进制加法集成计数器74163构成的电路如图题A.2.6所
示。全同步是指该计数器是同步时序电路、同步清零、同步置数，其清零和 置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以下 问题： (1) 请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7~Q0一 起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了 几进制计数？ (2) 若由F输出，该电路又为何种功能？ (3) 若CP的频率fcp=1MHz，输出F的脉宽twf = ?
Inhibit
上页
下页
返回
数字电子技术基础
作业
5.3 试分析图题所示电路的逻辑功能。
[解] (1) 驱动程式和时钟方程
J 0 Q2n
K0 1
J1 K1 1
J2 Q1nQ0n K2 1
CP0 CP CP1 Q0n CP2 CP
上页
下页
返回
数字电源自文库技术基础
(2) 将驱动方程代入特性方程得状态方程
上页
下页
返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
分析ROM中存放的部分数据，可以发现ROM实现了2位8421 BCD码相 加，并把和译成7段码，如果输入是非8421 BCD码，数码管熄灭。OC门在 电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位8421 BCD加法的逻辑功能。高位数码管只有熄灭0和显示1两种状态。如 A3A2A1A0 =1001B，B3B2B1B0 =0111B，显示的数码是16。当数码管尺寸较小 ，VLED = 5V时，OC门可以省去，此时应将ROM中存放的数据取反。
D. 动态RAM存储单元的结构比静态RAM存储单元的结构简单。
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
Y1 ABC ABC ABC ABC
Y1 AB Y1 AB B AB B AB
上页 下页 返回
数字电子技术基础
上页 下页 返回