微机原理及接口技术期末复习资料重点归纳

微机重点总结

第一章

计算机中数的表示方法：真值、原码、反码（-127—+127）、补码（-128—+127）、BCD码，1000的原码为-0，补码为-8，反码为-7。

ASCII码：7位二进制编码，空格20，回车0D，换行0A，0-9（30-39），A-Z（41-5A），a-z（61-7A）。

模型机结构介绍

1、程序计数器PC：4位计数器，每次运行前先复位至0000，取出一条指令后PC自动加1，指向下一条指令；

2、存储地址寄存器MAR：接收来自PC的二进制数，作为地址码送入存储器；

3、可编程只读存储器PROM

4、指令寄存器IR：从PROM接收指令字，同时将指令字分别送到控制器CON和总线上，模型机指令字长为8位，高4位为操作码，低4位为地址码（操作数地址）；

5、控制器CON：（1）每次运行前CON先发出CLR=1，使有关部件清零，此时PC=0000，IR=0000 0000；（2）CON 有一个同步时钟输出，发出脉冲信号CLK到各部件，使它们同步运行；（3）控制矩阵CM根据IR送来的指令发出12位控制字，CON=C P E P L M E R L I E I L A E A S U E U L B I O；

6、累加器A：能从总线接收数据，也能向总线送数据，其数据输出端能将数据送至ALU进行算数运算（双态，不受E门控制）；

7、算数逻辑部件ALU：当S U=0时，A+B，当S U=1时，A-B；

8、寄存器B：将要与A相加或相减的数据暂存于此寄存器，它到ALU的输出也是双态的；

9、输出寄存器O：装入累加器A的结果；

10、二进制显示器D。

中央处理器CPU：PC、IR、CON、ALU、A、B；存储器：MAR、PROM；输入/输出系统：O、D。

执行指令过程：指令周期（机器周期）包括取指周期和执行周期，两者均为3个机器节拍（模型机），其中，取指周期的3个机器节拍分别为送地址节拍、读存储节拍和增量节拍。

控制器：环形计数器（RC）、指令译码器（ID）、控制矩阵（CM）、其他控制电路。

微型计算机硬件基本结构：算术逻辑单元ALU、控制器、存储器、输入/输出设备。

微型机工作原理：存储程序，按地址顺序执行。

第二章

微处理器基本结构和功能：

1、内部寄存器阵列（通用寄存器和专用寄存器）；

2、算数逻辑运算单元；

3、控制器（指令寄存器、指令译码器和各种定时与控制

信号产生电路）；

4、现代微处理器中还集成了浮点运算部件及高速缓冲寄

存器cache。

8086/8088微处理器结构：

执行部件EU的组成：

1、ALU（算术逻辑单元）；

2、寄存器组：

（1）通用寄存器：4个16位通用寄存器（AX、BX、CX、DX）或8个8位寄存器（AL、AH、BL、BH、CL、CH、DL、DH），其中AX为累加器，BX为基址寄存器，CX为计数寄

存器，DX为数据寄存器；

（2）专用寄存器：两个16位指针寄存器SP和BP，两个

16位变址寄存器SI和DI，其中，SP是堆栈指针寄存器，

由它和堆栈段寄存器SS一起来确定堆栈在内存中的位

置，BP是基址指针寄存器，通常用于存放基地址，SI是

原变址寄存器，DI是目的变址寄存器，都用于指令变址寻

址方式；

（3）标志寄存器

FR：为16位寄存器，其中7位未使用，

使用的9个标志位可分为两类：状态标志（CF、PF、AF、8086/8088

CPU

总线接口单

元BIU（完成

取指令和存

取数据）

执行单元EU

（负责分析

指令和执行

指令）

段寄存器（CS、SS、DS、ES）

指令指针寄存器IP

地址加法器

指令队列

内部控制逻辑

输入/输出控制电路

算术逻辑单元ALU

寄存器组

标志寄存器FR

暂存器

AX

BX

CX

DX

通用寄存器

专用寄存器

ZF、SF、OF），控制标志（TF、IF、DF），

15-12 11 10 9 8 7 6 5 4 3 2 1 0

①CF—进位标志位：做加法最高位有进位或减法最高位

有借位时为1，反之为0；

②PF—奇偶标志位：运行结果低8位中1的个数为偶数

时为1，反之为0；

③AF—半进位标志位：低四位有向高四位的进位或借位

时为1，反之为0；

④ZF—零标志位：运算结果为0时置1；

⑤SF—符号标志位：与运算结果最高位相同；

⑥OF—溢出标志位：字节运算结果范围超过-128~+127

或者字运算结果范围超出-32768~+32767时置1，溢出判

断：同符号数相加，结果的符号位与之不同（符号位发生

变化）；

⑦TF—陷阱标志位：置1时8086/8088进入单步工作方

式，通常用于程序调试；

⑧IF—中断允许标志位：置1时处理器响应可屏蔽中断；

⑨DF—方向标志位：置1时串操作指令的地址修改为自

动减量方向。

总线接口部件BIU的组成：

1、段寄存器：4个16位段寄存器DS（数据段寄存器）、

CS（代码段寄存器）、ES（附加段寄存器）、SS（堆栈段寄

存器）；

2、16位指令寄存器IP：CPU每取一个指令字节，IP自动

加1，IP总是指向下一条要取出的指令代码的首地址；

3、20位地址加法器；

4、6字节（8088为4字节）指令队列缓冲器。

BIU与EU的动作协调原则：BIU和EU是并行工作的，按

流水线技术原则管理

1、当8086指令队列中有两个空字节（8088中一个）时，

BIU自动把指令取到队列中；

2、EU从指令队列取指，执行，执行过程中如要访问存储

器或I/O，而此时BIU正在取指，完成取指后响应EU的总

线请求；

3、指令队列已满，EU又没有总线访问，BIU进入空闲状

态；

4、执行转移、调用和返回指令时，指令队列中的原有内

容自动消除，BIU往指令队列中装入另一程序段中的指令。

存储器组织：

1、物理地址：

物理地址=段地址×16+偏移量任何一个存储单元的20位实际地址称为物理地址，又称绝对地址，同一物理地址可以有不同的段地址和偏移量。

2、逻辑地址：

段地址：偏移地址

程序中出现的地址，由段地址和段内偏移量组成，段地址和段偏移量都是16位二进制数。

3、一般程序存放在代码段中，段地址来源于代码段寄存器CS，偏移地址来源于指令指针寄存器IP；当涉及一个堆栈操作时，段地址在堆栈段寄存器SS中，偏移地址来源于栈指针寄存器SP；当涉及一个操作数时，则数据段寄存器DS或附加段寄存器ES作为段寄存器，而偏移地址由16位的偏移量得到，16位的偏移量取决于指令的寻址方式。

4、采用段寄存器的优点：

（1）、解决了16位寄存器如何访问大于64KB内存空间的问题；

（2）、可以实现程序的重定位。

总线：总线是传送信息的公共导线，一般由地址总线、数据总线和控制总线组成；

1、地址总线（AB），一般是单向总线，传送CPU发出的地址信息；

2、数据总线（DB），是双向总线，可以从CPU传送数据信息到外设和主存，也可以从主存和外设向CPU传送数据；

3、控制总线（CB），其中每根线上的方向是一定的，它们分别传送控制信息、时序信息和状态信息。

8086/8088微处理器的工作模式：

1、最小工作模式MN/MX=V CC：（单CPU系统）系统中只有一个8086/8088微处理器，所有的总线控制信号都直接由8088/8086产生。

2、最大工作模式MN/MX=GND（多CPU系统）：8086/8088要通过总线控制器8288来形成各种总线周期，控制信号由8288供给。

指令周期、总线周期、时钟周期：

1、指令周期：执行一条指令所需要的时间，执行每一条指令的时间不同；

2、总线周期：访问一次总线的时间，CPU从存储器或I/O 端口存取一次所需要的时间，一个基本的总线周期由4个T状态T1、T2、T

3、T4组成，基本总线周期包括存储器的读或写，输入/输出的读或写，中断响应，若存储器或外设速度较慢，不能及时送上数据（T3状态数据没准备好），则通过READY线通知CPU，CPU在T3前沿检测READY，若READY=0，则在T3结束后自动插入1个或几个T W，并