数字电子技术项目5 智力竞赛抢答器的制作

2．同步RS触发器
1）电路组成
同步RS触发器是在基本RS触发器的基础上增加了
两个由时钟脉冲CP控制的门电路G3、G4后组成 的，如图5-3所示。图中CP为时钟脉冲输入端，简 称钟控端CP，R和S为信号输入端。
G3
S
＆
CP
＆
R G4
G1
＆
Q
＆
Q G2
S
1S
Q
CP
R
1R
Q
5.2.3 JK触发器
T 1T
Q
T Hale Waihona Puke BaiduT
Q
CP CI
CP
CI
Q
Q
1．由JK触发器构成T触发器和触发器
将JK触发器的J和K相连作为T的输入端便构成T触
发器，
将JK触发器的J和K相连作为的输入端并接高电平1
便构成触发器，
1J
Q
1J
发生变化，这样就提高了触发器工作的可靠性和抗干 扰能力。
逻辑功能
边沿D触发器也叫维持阻塞D触发器，它的逻辑符
号如图5-18所示，D为信号输入端，框内“>”表 示动态输入，它表明用时钟脉冲CP的上升沿触发。
它的逻辑功能和前面讨论的同步D触发器相同，
因此，它们的特性表、驱动表和特性方程也都相
同，但边沿D触发器只有在CP上升沿到达时才有
5.2 项目资讯
5.2.1 触发器概述 1．触发器的概念 触发器由逻辑门加反馈电路组成，能够存储和
记忆１位二进制数。触发器电路有两个互补的
输出端，用Q和表示。触发器的特点：
（1）触发器具有两个能自保持的稳定状态。 （2）在外加输入信号触发时，触发器可以从
一种稳定状态翻转成另一种状态。
CP
2．边沿D触发器
同步触发器在 CP = 1 期间接收输入信号，如输入信号
在此期间发生多次变化，其输出状态也会随之发生翻 转，即出现了触发器的空翻。
CP D
Q
边沿触发器只能在时钟脉冲 CP 上升沿 (或下降沿 )时 刻接收输入信号，因此，电路状态只能在CP上升沿(或 下降沿)时刻翻转。在CP的其他时间内，电路状态不会
5.2.4 D触发器
1.同步D触发器
1）电路组成
为了避免同步RS触发器同时出现R和S都为1的情况，可在R 和S之间接入非门G5，如图5-14 a)所示，这种单端输入的触 发器称为D触发器，图5-14 b)为逻辑符号，D为信号输入端。
G3
G1
＆
＆
D
Q
1 ＆
D 1D
Q
＆
Q
CP CI
Q
G4
G2
电路状态不会发生变化，这样就提高了触发器工 作的可靠性和抗干扰能力，防止了空翻现象。
1）逻辑功能
图所示为边沿JK触发器的逻辑符号，J、K为信
号输入端，框内“>”左边加小圆圈“°”表示 逻辑非的动态输入，它实际上表示用时钟脉冲
CP的下降沿触发。边沿JK触发器的逻辑功能和
前面讨论的同步JK触发器的功能相同，因此， 它的特性表、驱动表和特性方程也相同。但边
2．触发器的类别
按照逻辑功能的不同，触发器分为RS触发器、JK 触发器、D触发器、T 和 Ｔ′触发器。
按触发方式不同，触发器可分为电平触发器、边 沿触发器和主从触发器等。
按照电路结构形式的不同，触发器分为基本触发 器和时钟触发器。基本触发器是指基本RS触发器， 时钟触发器包括同步RS触发器、主从结构触发器 和边沿触发器。
沿JK触发器只有在CP脉冲下降沿到达时才有效，
它的特征方程如下：
J
1J
Q
Qn1 JQn KQn
CP
CI
K
1K
Q
3．集成JK触发器
集成JK触发器常用的芯片有74LS112和CC4027， 74LS112属TTL电路，是下降边沿触发的双JK触发 器，CC4027属CMOS电路，是上升边沿触发的双 JK触发器。74LS112和CC4027引脚排列如图所示。
6 Q
9
8
74LS74逻辑符号图
5.2.5 T触发器和触发器
T触发器是指根据T的输入信号不同，在时钟脉冲
CP的作用下具有翻转和保持功能的电路，它的逻
辑符号如图5-22所示。
触发器则是指每输入一个时钟脉冲CP，状态变化
一次的电路，它实际上是T触发器的翻转功能。
T触发器和触发器主要由JK触发器或D触发器构成。
效。
它的特性方程如下
Q n1 D
D 1D
Q
CP CI
Q
3.集成D触发器
常用的D触发器有74LS74、CC4013等，74LS74为 TTL集成边沿D触发器，CC4013为CMOS集成边 沿D触发器，图为它们引脚排列图。
4
SD
S
3
CP 2
CI
D
1D
1
R D 10 R
11
12 13
5 Q
按照构成的元件不同，分为 TTL触发器和 CMOS 触发器。
5.2.2 RS触发器
1.基本RS触发器
1）基本RS触发器电路结构
由两个与非门交叉耦合反馈构成基本RS触发器， 图5-1为它的逻辑图和逻辑符号。和为信号输入端，
低电平有效；Q和 为互补输出端。
G1
S
＆
Q
S
S
Q
＆
Q
R
R
Q
R
G2
状态不变。
2．边沿JK触发器
同步触发器在 CP = 1 期间接收输入信号，如输入
信号在此期间发生多次变化，其输出状态也会随 之发生翻转，这种现象称为触发器的空翻。空翻 现象限制了同步触发器的应用。为此设计了边沿 触发器
边沿触发器只能在时钟脉冲 CP 上升沿 (或下降沿 ) 时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿 )时刻翻转。在 CP 的其他时间内，
1.同步JK触发器 1）电路结构
G3
＆
J
CP
＆
K G4
G1
＆
Q
＆
Q G2
J
1J
Q
CP
CI
K
1K
Q
2)同步JK触发器的逻辑功能
当CP由0变为1后，J和K输入状态不同时， 触发器翻转到和J相同的状态，即具有置0 和置1功能；当J=K=0时，触发器保持原 来的状态不变；当J=K=1时触发器具有翻 转功能。在CP=1由1变0后，触发器保持原
项目5 智力竞赛抢答器的制作
5.1 项目描述
本项目制作的智力竞赛抢答器由JK触发器、集成门 电路、LED发光二极管等组成，相关知识点：RS触 发器、JK触发器、D触发器、T和触发器等。
1.项目要求
用集成触发器和与非门等元器件制作一个四人智力 竞赛抢答电路。要求第一个按下抢答按钮者，其相 应的发光二极管发光，表示此人抢答成功；而紧随 其后的其他开关再被按下均无效，指示灯保持第一 个开关按下时所对应的状态不变；电路具有复原功 能，电路复原后可以进行下一轮抢答。