任意进制计数器(全)

Q1* = XQ 1 + XQ 0 Q0* = XQ1′Q0′ Y = XQ 1
四、选用JK触发器，求方程组
Q1* = XQ1 + XQ0
Q0* = XQ1′Q0′
Y = XQ1
Q1 * = XQ 1 + XQ 0 (Q1 + Q1′ ) = ( XQ 0 )Q1′ + ( X ′)′Q1
Q 0 * = X Q1′Q 0′ = ( X Q1′ )Q 0′ + 1′Q 0
(2)串行进位法（异步工作）
注意非门的使用
对进位信号没有特殊要求！
构建M>N计数器原理和过程：
1. 级联构造计数器容量N′>M 2. 按照M<N的方法构建
例:构成29进制计数器（M<N′和M<N方法相同） (1) RD’端整体清零/复位法
构造的标准进位信号
(2) LD’端整体置数法 标准进位信号
如选择DFF，求驱动方程更简单！
Q1* = XQ1 + XQ0
Q0* = XQ1′Q0′
D1 = X (Q1 + Q 0 ) = X (Q 0′Q1′ )' D 0 = X Q 1′Q 0′
Y = XQ1
[题]时序逻辑电路分析
习题
四进制加减计数器
见注释
0/1
00 1/0
0/0 1/0
1/1 11
[题] A=0,10进制 A=1,12进制
[题] (53)16=5*161+3*160=83
[题] 7*9=63
[题] 10*3=30
[题]使用74160构成365进制计数器 进位这样连接也可以
[题]时序电路的分析
0000 1001 1000 0111 0110 0101 0100 0011 0010 0001
设计步骤: 1. 逻辑抽象:确定I/O变量,用字母表示,并进行逻辑赋值(组合部分)；
确定逻辑状态(步骤)的数量和意义, 建立原始状态图(时序部分)； 2.状态化简:合并等价状态(三同条件),尽量减少状态数量； 3.状态分配/编码:确定编码位数,2n-1<M≤2n ；
用代码代替符号表示状态,编码方案不同,电路结构不同； 4.求出三组方程:根据状态图直接求输出输出和状态方程,选定
任意进制计数器 1. 已知已有计数器的模为N，要构成的任意进制计数器
的模为M，且M<N。
原理：从原来电路的N个状态中选择出M个构成新的有效循环。
复位法/清零法
置数法
例：利用74160构成六进制计数器。(M=6,N=10) 步骤： 1. 清楚所用器件的时序逻辑特点 2. 根据控制端选择编码选择方案 方案一、异步清零R’D
/0 /0 /0
/C
/1
/0
/0
/0
/0 /0 /0
• 进位信号
进位信号可以从Q输出端中选择，也可以构造进位信号。 特点:1. 进位信号周期TC为计数循环的周期,即TC=N×TCLK；
2. 一个计数周期内只有一次变化。
4位二进制加法计数器时序图
标准进位信号 1. 在时序逻辑的最后一个状态(最大状态)为特殊电平(高/低电平) 2. 特殊电平只持续1个脉冲周期
J1 = XQ0 , K1 = X ′
五、画逻辑图
J0
=
X
Q
′
1
,
K
0
=
1
六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的 次态和现态下的输出，得到：
X = 0时，Q1 * Q0* = 00，Y = 0 X = 1时，Q1 * Q0* = 10，Y = 1
经检验此电路可以自启动
CLK RD′ LD′ EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
同步时序逻辑电路的设计方法
分析: 逻辑图→三组方程→通过计算 →状态转换表 →状态转换图或时序图
[题]用常用的时序逻辑电路设计，要求可以自启动。
CLK
红
黄
绿
0
0
0
0
1
1
0
0
2
0
1
0
3
0
0
1
4
1
1
1
5
0
0
1
6
0
1
0
7
1
0
0
8
0
0
0
计数器仅仅起提供合适的时序的作用，计数作用不明显了。
[题]答案一
用74161的低三位产生8个循环的状态。用R,G,Y分别表示
红，绿，黄灯。
1
由真值表求出：
CP
EP ET
/0
/C /0
/0 /0 /0
/0 /0
2. 若M>N如何处理
方法：用多片N进制计数器级联成模大于M的计数器N′
(1)并行进位法（同步工作）
注意此处 连接方式
此时进位信号必须是标准进位信号！
在此时刻发 生进位
此行说明ET功能优先EP ， 即同时有信号输入ET起作用
高低为进位都为 标准进位信号
高位进位信号为非标准进位信号 即特殊电平持续宽度不为一个脉冲周期
D0 D1 D2 74161
D3 C LD
1
CP Q0 Q1 Q2 Q3RD
R=∑(1,4,7) G=∑(3,4,5) Y=∑(2,4,6)
A0 A1 A2 Y0 Y1
74138
Y2 Y3 Y4
S1 S2 S3 Y5 Y6 Y7
可用3-8线译码器 74138和与非门实现
& R
& G
& Y
[题]答案二
用数据选择器实现组合逻辑部分
[题]用JK触发器设计7进制(加法)计数器(带进位输出)
⎧Q1* = (Q2Q3 ) 'Q '1 ⎪⎨Q2* = Q1Q '2 + Q '1 Q '3 Q2 ⎪⎩Q3* = Q1Q2Q '3 + Q '2 Q3
C = Q2Q3
⎧J1 = (Q2Q3 ) ' K1 =1
4位二进制加法计数器时序图
• 改进电路
复位信号作用时间短，清零不可靠 仿真图
改进电路
延长清零信号长度到半个脉冲周期 改进电路仿真图
方案二、同步置零法LD’
/0 /0 /1 /0
/0 /0
/0 /C
/0
/0 /0
仿真图
方案三、同步置数法LD’ 优点： 可以利用原来电路的进位输出端
/0 /0 /1
3. 用M=M1*M2级联的方法 M1=10 ，M2= 6 , M=60 。注意两种进位方式。
四、移位寄存器型计数器 1. 环形计数器
可自启动的状态图
可自启动的环形计数器
环形计数器状态利用率低
2. 扭环形计数器
五、自锁：计数器一次计数动作后停止工作。如 74LS160计数 满一次后就停止工作。
触发器类型,并推导出驱动方程； 5.画出逻辑图:通过输出方程和驱动方程画出时序逻辑电路图； 6.验证能否自启动:检查无效状态是否形成无效循环。
例. 设计一个串行数据检测器。
X
要求：连续输入三个或三个以上1时 CLK 输出为1,其他情况下输出为0。
“111”
Y
序列检测器
三、状态分配 取n=2，令Q1Q0的00、01、10为S0S1S2
⎪ ⎨J 2
=
Q1
K2Baidu Nhomakorabea= (Q'1 Q'3 ) '
⎪⎩J3 = Q1Q2 K3 = Q2
由卡诺图或者将111状态编码代入状态方程，可求出其次 态为000, 因此经检验此电路可自启动。
0/0
01
Q2Q1
1/0 0/0 A/Y
10
[题] 译9，置数3。为7进制。
[题] 译10，异步清零。为10进制。
[题] 试用74161接成12进制计数器。
步骤： 1. 分析74161的逻辑功能，以及特点 2. 决定采用同步端，还是异步端 3. 选取状态，连接电路
[题] M=0,8进制； M=1,6进制。