用74390和7448设计100以内任意进制计数器

Multisim仿真图如下

这是一个六十三进制的逻辑图，原理在于当第63个脉冲到来时使74LS390N置零。上图中，U2的B,C分别代表十位中的2和4，和为6。U1A,B代表个位1和2，和为3。当上述四个管脚同时得到高电平时，即计数到63时，CLR被置零，成为一个63进制计数器。（本文档是一个免费文档，没什么特殊原因的话，希望你能下载）

这个电路也可以成为100以内任意进制计数器，当需做成N进制计数器，则在第N个脉冲到来后将CLR置零即可。如76进制，则将U2的A,B,C接入与门U8A，将U1的B,C接入与门U5A。在做上述仿真时，要注意调整显示器的导通电流，否则，可能会出不来上述效果。

最后，向昆工学妹问好。