RAM读写时序限制解决方案

RAM读写时序限制解决方案

本文为了提高AVS 解码器的处理速度，综合了国内外学者的设计思想提

出了一种逆扫描、反量化与反变换模块结构，在消耗逻辑资源允许的情况下提高了处理速度，做到速度和面积的平衡。

本文将逆扫描、反量化和反变换模块结合在一起进行设计，在实现了块内部优化的同时采用了乒乓缓存寄存器组来实现块之间流水线，提高了速度;采用寄存器组复用技术实现逆块扫描中寄存器组与反变换中的转置寄存器组的复用，节省了寄存器资源。

1 硬件结构

根据AVS 解码标准，本文提出了一种高效简洁的逆扫描、反量化与反

变换系统结构，该结构主要由四部分组成。反量化模块完成量化系数向变换系数的转变;逆扫描与寄存器组选择模块根据逆扫描表完成变换系数的存储;寄存

器组用来存储变换系数及反变换中的转置数据;反变换模块将变换系数转换成残差样值，为后续的重构做好准备。硬件结构及数据流程如

其中输入为VLD 模块解析出的(run,level)对、块结束标志及一些模式判别的信息。反量化模块对Level 数据进行反量化，逆扫描与寄存器组选择模块采用依据轮流使用的规则产生寄存器组选择信号，同时对Run 进行累加，并根据累加结果查表得到需要存储的寄存器，等所有量化后的Level 值存储完毕后，由It_start 信号连续读取8 次寄存器进入反变换模块，反变换模块采用内部流水线结构经过22 个时钟周期处理完一个块。反变换模块中的转置寄存器复用了

前端的寄存器组。

本设计通过乒乓结构实现了块与块之间的流水。

1.1 逆扫描与寄存器组选择模块