正负脉宽数控调制信号发生器课程设计

目录

一、设计任务与要求-----------------------------------------------3

二、总体框图-----------------------------------------------------3

三、选择器件-----------------------------------------------------4

1、设计中所用到的器件-----------------------------------------4

2、器件的相关介绍---------------------------------------------4

（1）D触发器DFF----------------------------------------------4

（2）非门NOT-------------------------------------------------6

四、模块功能-----------------------------------------------------6

1、分频器-----------------------------------------------------7

2、计数器-----------------------------------------------------8

五、总体设计电路图----------------------------------------------10

1、总体电路图------------------------------------------------11

（1）工作情况------------------------------------------------12

（2）模块间的连接关系----------------------------------------12

（3）仿真结果------------------------------------------------12

（4）管脚分配图----------------------------------------------13

（5）硬件验证------------------------------------------------14

六、课程设计心得体会--------------------------------------------15

正负脉宽数控调制信号发生器

一、设计任务与要求

1）课程设计的任务：此信号发生器可产生占空比可调的方波，高低电平的维持时间由6位二进制数控制。

2）课程设计的基本要求

通过课程设计各环节的实践，应达到如下要求：

1、初步掌握数字逻辑电路、EDA分析和设计的基本方法。包括：

⑴．根据设计任务和要求，初选电路；

⑵．通过研究、设计计算，确定电路方案；

⑶．电路仿真及编程、模拟、连线、进行调试；

⑷．分析实验结果，写出设计总结报告。

2、培养一定自学能力和独立分析问题、解决问题能力。包括：

⑴．学会自己分析、找出解决问题的方法；

⑵．对设计中遇到的问题，能独立思考，查阅资料，寻找解决方案；

⑶．掌握一些测试电路的基本方法，实验中出现一般故障，能通过“分析、观察、判断、试验、再判断”的基本方法独立解决；

⑷．能对实验结果进行分析和评价。

3、掌握编程、仿真、连线、调试等基本技能，巩固常用仪器的正确使用方法。

二、总体框图

总体框架图如图1所示：

图1

设计思路：

此信号发生器是由两个完全相同的可自加载加法计数器和D触发器组成的，它的输出信号的高低电平脉宽时间可分别由两组6位二进制预置数进行控制。

如果将初始值可预置的加法计数器的溢出信号作为本计数器的初始预置加载信号LD，则可构成计数初始值自加载方式的加法计数器，从而构成数控分频器。D触发器的一个重要功能就是均匀输出信号的占空比。

三、选择器件

1、设计中所用到的器件有：

（1）D触发器DFF（1个）

（2）非门NOT（2个）

（3）计数器CNT6(2个)

（4）LED灯（1个）或示波器

2、器件的相关介绍：

（1）D触发器DFF

该触发器是一个具有使能控制端CLRN的D触发器，具有圆圈的是低电平有效，它的动作特点是输出端状态的转换发生在CP的上升沿，而且触发器所保存下来的状态仅仅取决于CP上升沿到达时D的输入状态，即当触发脉冲有效时，D 触发器的输出与激励输入相同。因为触发器输出端状态的转换发生在CP的上升

沿，所以这是一个上升沿触发的边沿触发器。它的功能就是均匀输出信号的占空比。

D触发器DFF的逻辑符号如图2所示：

图2

D触发器DFF的内部结构图如图3所示

图3

D触发器DFF的功能表如表1所示：

表1

D触发器的动作时序图如图4所示：

图4

（2）非门NOT

非门又称为反相器，若输入信号A是1，则输出信号Y是0；若输入信号A 是1，则输出信号Y是0。

非门NOT的逻辑符号如图5所示：

图5

非门NOT的逻辑功能表如表2所示：

表2

四、功能模块

1、分频器div

器件图如图8所示：

图8

时钟信号接到分频器的输入端clk_in，分频器的输出端div_out接到预置计数器的脉冲输入端CLK。它的作用是将高频信号分成低频信号。

分频器div的VHDL程序如下：

Library ieee;

USE ieee.std_logic_1164.all;

USE ieee.std_logic_unsigned.all;

ENTITY div IS

PORT(clk:IN std_logic;

divclk:OUT std_logic);

END div;

ARCHITECTURE one OF div IS

BEGIN

PROCESS(clk)

variable cnt:integer range 0 to 1000000;

variable temp:std_logic;

BEGIN

IF clk'event and clk='1' then

IF cnt <=99999 then cnt:=0; temp:=not temp;

ELSE

cnt:=cnt+1;

END IF;

END IF;

divclk<=temp;

END PROCESS;

END ONE;

仿真波形如图9所示：