微机原理试题及答案
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
学年第学期微机原理及应用(A)课程试卷
卷16
班级姓名得分任课教师1.❸ 2. ❸ 3. ❹ 4. ❹ 5. ❶ 6. ❷
7. ❹8. ❷9. ❹10. ❷11. ❹12. ❷
一、选择题:(每题1.5分,共18分)
1、DMAC向CPU发出请求信号,CPU响应并交出总线控制权后将( )。
❶反复执行空操作,直到DMA操作结束
❷进入暂停状态, 直到DMA操作结束
❸进入保持状态, 直到DMA操作结束
❹进入等待状态, 直到DMA操作结束
2、有一个实时数据采集系统,要求10ms进行一次数据采集,然后进行数据
处理及显示输出,应采用的数据传送方式为()。
❶无条件传送方式❷查询方式
❸中断方式❹直接存储器存取方式
3、在数据传送过程中,数据由串行变并行,或由并行变串行的转换可通过
()来实现。
❶计数器❷寄存器❸移位寄存器❹ D触发器
4、8088 CPU输入/输出指令可寻址外设端口的数量最大可达()个。
❶128 ❷256 ❸ 16K ❹ 64K
5、CPU响应中断后,通过()完成断点的保护。
❶执行开中断指令❷执行关中断指令
❸执行PUSH指令❹内部自动操作
6、并行接口芯片8255A具有双向数据传送功能的端口是()。
❶PA口❷PB口❸ PC口❹控制口
7、8088CPU处理动作的最小时间单位是()。
❶指令周期❷时钟周期❸机器周期❹总线周期8.堆栈是内存中()。
❶先进先出的ROM区域❷后进先出的ROM区域
❸先进先出的RAM区域❹后进先出的RAM区域
9、计算机中广泛应用的RS-232C实质上是一种()。
❶串行接口芯片❷串行通信规程(协议)
❸串行通信接口标准❹系统总线标准
5--1 10、高速缓冲存储器(CACHE)一般是由()芯片组成。
❶SRAM ❷DRAM ❸ROM ❹EPROM
11、鼠标器是一种()。
❶手持式的作图部件❷手持式的光学字符识别设备
❸手持式的座标定位部件❹手持式扫描器
12、传送速度单位“bps”的含义是()。
❶ b ytes per second ❷bits per second
❸baud per second ❹billion bytes per second
二、填空题:(每空1分,共12分)
1、CPU在响应中断后,自动关中。为了能实现中断嵌套,在中断服务程序
中,CPU必须在后,开放中断。
2、在计算机运行的过程中,有两股信息在流动,一股是,另一股
则是。
3、指令MOV BX,MASK[BP]是以作为段寄存器。
4、指令REPE CMPSB停止执行时,表示找到或。
5、设CF=0,(BX)= 7E15H,(CL)= 03H,执行指令 RCL BX,CL后, (BX)
= ,(CF)=,(CL)=。
6、在8088 CPU中,一个总线周期是。
7、8253定时/计数器有个独立的16位计数器,每个计数器都可按二
进制或来计数。
三、程序设计(共40分)
1.(10分)假设X和X+2单元与Y和Y+2单元中分别存放的是两个双字有符号数据A和B(X、Y为低位字)。阅读以下程序段,并回
答问题。
MOV DX,X+2
MOV AX,X
ADD AX,X
ADC DX,X+2
CMP DX,Y+2
JL L2
JG L1
CMP AX,Y
JBE L2
5--2 L1:MOV AX,1
JMP EXIT
L2:MOV AX,2
EXIT:HLT
1)该程序段所完成的操作是什么?
2)AX=1和AX=2分别说明了什么?
3)若JBE L2改为JB L2,在操作结果上有什么区别?
2.(15分)自BUF单元开始存放了10个16位的无符号数Ai,试编程
完成对这10个数求累加和,并将和存入SUM单元中(设和不大于65535)。
3.(15分)在S1单元开始的存储区域中,存放26个以ASCⅡ码表示的
字符,请编写程序段,将它们依次传送到S2单元开始的存储区域中。
5—3 四、综合题(30分)
下图为一微机系统电路原理图,系统中由一片EPROM 2764和一片SRAM 6264构成了程序存储器和数据存储器,用一片并行接口芯片8255A 与一个8位ADC的接口来控制ADC的工作并传送数据。ADC的START是A/D转换启动信号,EOC是转换结束信号,OE是A/D转换数据输出允许信号。请分析电路原理图并回答下列问题:
1)系统中程序存储器的容量是
2)系统中数据存储器的容量是
3)若要求2764的地址范围为02000H~03FFFH,6264的地址范围为
06000H~07FFFH,8255A各端口的地址范围为8000H~8003H,请采用全译码法完成图中数据线、地址线、控制线和其它有关器件端点的连线(可自行添加逻辑电路)。
4)若8255A采用方式0与8位ADC接口,请按流程图的要求编写CPU 通过8255A控制ADC转换,然后再输入数据并存放入数据缓冲区BUFFER单元中的程序段。
5—4
8255A 工作方式控制字如下所示:
A 口方式选择00=方式001=方式11*--方式2
式选择位D7=1
A 口输入输出选择
1=输入0=输出C 口高位输入
输出选择1=输入
0=输出
B 口方式选择0--方式01--方式1
B 口输
入输出
选择
1=输入
0=输出
C 口低
位输入
输出
选择
1=输入
0=输出