触发器的逻辑功能

第5章集成触发器

内容提要

触发器是时序逻辑电路中完成记忆功能的电路，是最基本的时序逻辑电路。

本章主要介绍

（1）基本触发器的电路组成和工作原理。

（2）R–S触发器、J–K触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。

（3）VHDL语言的描述方法。

本章还介绍了触发器的几种触发方式：置位–复位方式、钟控电位触发方式、主从触发方式及边沿触发方式。介绍了触发器的脉冲工作特性，主要体现在建立时间、保持时间和最高工作频率等。

教学基本要求

（1）掌握各类触发器的逻辑功能和逻辑功能的描述方法。

（2）掌握各种触发方式的特点和脉冲工作特性。

（3）理解触发器的工作原理。

重点与难点

本章重点：

（1）各类触发器的逻辑功能和逻辑功能描述方法。

（2）各种触发方式的特点、脉冲工作特性。

本章难点：触发器的电路结构。

主要教学内容

5.1 触发器的逻辑功能

5.1.1 R–S触发器

5.1.2 J–K触发器

5.1.3 D触发器

5.1.4 T触发器和T'触发器

5.2 触发器电路结构和触发方式

5.2.1 直接置位/复位方式

5.2.2 电位触发方式

5.2.3 主从触发器

5.2.4 边沿触发方式

5.3 触发器的脉冲工作特性

5.3.1 直接置位/复位基本触发器

5.3.2 电平触发方式触发器

5.3.3 主从触发方式触发器

5.3.4 边沿触发方式触发器

5.4 VHDL描述触发器

5.1 触发器的逻辑功能

5.1.1 R-S触发器

触发器逻辑功能的基本特点是可以保存1位二值信息。

由于输入方式以及触发器状态随输入信号变化的规律不同，在具体的逻辑功能上又有区别，将触发器分成R–S、J–K、D、T、T'等几种逻

辑功能的类型。这些逻辑功能可以用功能表、特征方程、驱动（激励）表、状态转移图和时序图来描述。

R–S触发器功能表如表5–1–1所示，R–S触发器状态转移图如图5–1–1所示。

R–S触发器特征方程

其中约束条件的意义是由于正常工作时，不允许出现S=1、R=1的情况，必须保证SR=0。

R–S触发器激励表如表5–1–2所示。该表列出了当Q n为某一状态，要求状态转移到确定的下一状态Q n+1时，所需加入的输入信号。

表5–1–2 R–S触发器激励表

5.1.2 J–K触发器

J–K触发器功能表如表5–1–3所示，J–K触发器的特征方程为

Q n+1=JQ n+KQ n

J–K触发器的状态转移图如图5–1–2所示，J–K触发器的激励表如表5–1–4 所示。

图5–1–2 J–K触发器状态转移图

5.1.3 D触发器

D触发器功能表如表5–1–5所示，D触发器的特征方程为

Q n+1=D

D触发器的状态转移图如图5–1–3所示，D触发器的激励表如表

5–1–6 所示。

图5–1–3 D触发器状态转移图

5.1.4 T触发器和T'触发器

T触发器功能表如表5–1–7所示，T触发器的特征方程为

Q n+1=TQ n+TQ n

T触发器的状态转移图如图5–1–4所示，T触发器的激励表如表5–1–8 所示。

图5–1–4 T触发器状态转移图

T'触发器是指T恒等于1时的T触发器，所以其状态转移方程为

Q n+1=Q n

5.2 触发器电路结构和触发方式

5.2.1 直接置位/复位方式

触发器的触发方式分有直接置位/复位方式、电位触发方式、主从触发方式和边沿触发方式。

由两个与非门（或者或非门）交叉耦合构成的基本触发器属于直接置位/复位方式，如图5–2–1所示，其功能表如表5–2–1所示。其工作

特点是在输入信号S D（R D）全部工作时间内都能直接改变输出端Q （Q）的状态。工作波形如图5–2–2所示。

表5–2–1 基本触发器功能表

图5–2–1 基本触发器

图5–2–2 基本触发器工作波形

从图中可见，在S D、R D全部作用时间内都能直接改变Q（Q）的状态，但S D、R D 的0状态同时消失后状态是不定的，所以正常工作时不允许同时为1。

5.2.2 电位触发方式

电位触发方式是在基本触发器的基础上加触发导引门，如图5–2–3所示。

图5–2–3 电位触发方式R–S触发器

其工作特点是CP=1的全部时间内，R和S的变化都将引起触发器输出端的变化。而CP=0的全部时间内，R和S的变化都不会引起触发器状态的变化。其工作波形如图5–2–4所示。

图5–2–4 电位触发RS触发器工作波形

5.2.3 主从触发器

主从触发方式电路由两个电位触发方式的触发器串接构成，如图

5–2–5所示。在主从R–S触发器中，一个为主触发器，一个为从触发器，但它们的钟控信号相位相反。

图5–2–5 主从R–S触发器

在CP=1时，主触发器根据S和R的触发状态翻转，从触发器的CP=0保持原状态不变。

在CP=0时，从触发器的CP＝1，按照与主触发器相同的状态翻转，而主触发器在CP=0全部时间内状态不变。必须注意的是：

（1）在CP=1期间，Q主仍然会随S、R状态变化而多次改变，因此输入信号仍需要引导约束条件SR=0。

（2）从触发器跟随主触发器状态翻转发生在CP由1到0的时刻。如果将触发器输出Q（Q）反馈至输入端，使得S=JQ，R=KQ，如图5–2–6所示，此时将输入信号S改称为J，R改称为K。

图5–2–6 主从J–K触发器

由于将Q（Q）反馈至输入端，与外加输入信号J和K共同作为触发器的输入信号。因此有：

（1）原RS=0的约束条件不论J、K为何种状态均能满足，即JQ·KQ=0。J–K触发器就没有约束条件

Q n+1=JQ n+KQ n

（2）主触发器存在“一次翻转特性”。也就是主触发器在CP=1期间，如果接受J、K输入信号状态发生一次翻转，主触发器的状态一直保