第4章微机总线技术与总线标准

单CPU系统8086读操作 总线周期时序
第4章微机总线技术与总线标准
单CPU系统8086写操作 总线周期时序
第4章微机总线技术与总线标准
?
/
•
比 较 读 写 区 别
第4章微机总线技术与总线标准
总线的性能指标
n 总线时钟频率：总线上的时钟信号频率 n 总线宽度：数据线、地址线宽度 n 总线速率：总线每秒所能传输数据的最大次数。
•
•S•TB
•A1 ~ A19
OE
•8282
•锁存
器
•读写
•BH 控制
E
•A
•读写 控制
0
•~
•AD0
•CSH
•CSL
•奇地址 •偶地址
存储体
存储体
•T
•OE 8286 • 收发器
•D7 ~ D0
•控读制写
•CS •I/O •接口
•D15 ~ D第8 4章微机总线技术与总线标准
•CB •AB
•D B
n PCI总线的频率为33.3MHz，位宽为32位或 64位，总线周期数为1
u 则PCI总线的带宽为：33.3×32/8=133MB/s u 或33.3×64/8=266MB/s
第4章微机总线技术与总线标准
4.1.2 总线仲裁
n 总线仲裁(arbitration)也称为总线判决，根据连接到总线 上的各功能模块所承担任务的轻重缓急，预先或动态地赋 予它们不同的使用总线的优先级，当有多个模块同时请求 使用总线时，总线仲裁电路选出当前优先级最高的那个， 并赋予总线控制权
第4章微机总线技术与总线标准
•＋ 5V
•8284 •时钟 •发生
器
•R •R EE SA ED TY
微机系统三总线
•CPU
•MN/MX
• INTA
• RD
•CLK WR
•READY M/IO •RESET
•ALE •BHE • A19-A16 • AD15-AD0 •DEN DT/R
•AD1
5
•地
n 若Ci同时满足：本地请求(BRi=1)；BB=0；检测 到BGINi端出现了上升沿。接管总线。
n Ci接管总线后， BG信号不再后传， 即BGOUTi＝0
•
总 •允许BG
线
仲 裁
•请求BR
器 •忙BB
•主控模 块1
•主控 模 块2
•……
第4章微机总线技术与总线标准
•主控模 块N
并行仲裁
•总线
•BR1
第4章微机总线技术与总线标准
菊花链（串行）总线仲裁
•
•允许BG •主控
总
模块1
线
仲 裁
•请求BR
器 •忙BB
•主控 模块2
•……
•主控 模块N
•特点：各主控模块共用请求信号线和忙信号线，其优先级别由 其在链式允许信号线上的位置决定； •优点：具有较好的灵活性和可扩充性； •缺点：主控模块数目较多时，总线请求响应的速度较慢；
•芯片总线（片间总线、元件级总线） （与具体芯
•系统内总线（插板级总线）
片有关）
•系统外总线（通信总线） •地址总线
•通用标准总 线
•数据总线
•控制总 线
•同步
•并行总线 •半同步 •异步
•串行总 线
•同 •步异
步
•按时序关系 •(握手方式)
第4章微机总线技术与总线标准
三总线
•AB
•MPU
•CB
•DB
n 数据总线宽度在很大程度上决定了计算机 总线的性能
n 地址总线宽度则决定了系统的寻址能力
第4章微机总线技术与总线标准
总线带宽
n 总线带宽(bus band width) 表示单位时间 内总线能传送的最大数据量（bps/Bps）
n 用“总线速率×总线位宽/8=时钟频率×总 线位宽/(8×总线周期数)”表示 u 总线位宽：数据信号线的数目，同一时刻传
第4章微机总线技术与总线标准
三线菊花链仲裁原理
n 任一主控器Ci发出总线请求时，使BR＝1
n 任一主控器Ci占用总线，使BB＝1，禁止BG输出
n 主控器Ci没发请求(BRi=0)，却收到BG(BGINi＝l)， 则将BG向后传递(BGOUTi＝l)
n 当BR＝1，BB＝0时，仲裁器发出BG信号。此时， BG＝1，如果仲裁器本身也是一个主控器，如微 处理器，则在发出BG之前BB＝0时，它可以占用 一个或几个总线周期
输的数据位数
Ø 总线复用；成本、串扰；
u 时钟频率
Ø 总线偏离（skew）、兼容性
第4章微机总线技术与总线标准
例
n CPU的前端总线(FSB)频率为400MHz或 800MHz，总线周期数为1/4(即1个时钟周 期传送4次数据)，位宽为64bit
u 则FSB的带宽为400×64/(8×1/4)=1.28GB/s u 或800×64/(8×1/4)=2.56GB/s
第4章微机总线技术与总 线标准
2020/11/26
第4章微机总线技术与总线标准
第4章 总线技术与总线标准（4课时） 4.1 总线技术（掌握）
✓ 总线技术概述 ✓ 总线仲裁 ✓ 总线操作与时序
4.2 总线标准（理解）
✓ 片内AMBA总线 ✓ PCI系统总线 ✓ 异步串行通信总线
第4章微机总线技术与总线标准
第4章微机总线技术与总线标准
总线隔离与驱动
n 不操作时把功能部件与总线隔离
u 同一时刻只能有一个部件发送数据到总线上
n 提供驱动能力
u 数据发送方必须提供足够的电流以驱动多个部 件
n 提供锁存能力
u 具有信息缓存和信息分离能力
第4章微机总线技术与总线标准
总线电路中常用器件
n 三态总线驱动器
A 0
第4章微机总线技术与总线标准
总线的组织形式
组织形式：单总线、双总线，多级总线 单总线
特征：存储器和I/O分时使用同一总线 优点：结构简单，成本低廉，易于扩充 缺点：带宽有限，传输率不高（可能造成物理
长度过长）
第4章微机总线技术与总线标准
双总线
特征：存储总线+I/O总线 优点：提高了总线带宽和数据传输速率，克服
最 小 模 式 总 线 连 接
第4章微机总线技术与总线标准
CPU读存储器/IO的时序图
•CLK • M/IO •A19~A16/S6~S3
•AD15~AD 0
•ALE •A15~0
•RD •DT/R
•DE N
•T1
•T2
•T3
•T4
•高M •A19~A16
• A15 ~ 0
•低IO •S6 ~ S3
•按所处位置 •(数据传送范
围)
•按总线功 能
•按数据格 式
总线分类
•片内总线
•非通用总线
•芯片总线（片间总线、元件级总线） （与具体芯
•系统内总线（插板级总线）
片有关）
•系统外总线（通信总线） •地址总线
•通用标准总 线
•数据总线
•控制总 线
•同步
•并行总线 •半同步 •异步
•串行总 线
•同 •步异
单总线共享的限制，以及存储/IO访问速度不 一致而对总线的要求也不同的矛盾 缺点：CPU繁忙
第4章微机总线技术与总线标准
多级总线
特征：高速外设和低速外设分开使用不同的总线 优点：高效，进一步提高系统的传输带宽和数据
传输速率 缺点：复杂
第4章微机总线技术与总线标准
微机的典型多级总线结构
•高速IO 总线
•冯•诺依 曼体系结
构
•RAM
•哈佛体系结构 •程序
•DS P
•数据
•ROM •I/O接口
•外设
•程序 •数据
•程序地址
•程序读总线
•程序/数据写 •数据读总线 •数据写地址
•数据读地址
•I/O接
•外
口 设 第4章微机总线技术与总线标准
典型的控制信号
n 总线的控制信号
u 存储器写信号 u 存储器读信号 u I/O写信号 u I/O读信号 u 总线请求信号 u 总线授予信号 u 中断请求信号 u 中断应答信号 u 时钟信号 u 复位信号
•优点：总线请求响应的速度快；
•缺点：扩充性较差；
第4章微机总线技术与总线标准
•
串并行二维仲裁
•请求 •允许BG •忙BB
BR
•从下一设备
•到下一设备
总
线
仲
裁 器
•主模块 1
•主模块2
•主模块3
•主模块4
•……
•综合了前两种仲裁方式的优点和缺点
第4章微机总线技术与总线标准
分布式总线仲裁方式
n 总线上各个设备都有总线仲裁模块
u 驱动、隔离
u 单向、双向
A 1 A 2 A 3 A 4 A 5 A 6 A 7
8286
B 0
B 1 B 2 B 3 B 4 B 5 B 6 B 7
OE
第4章微机总线技术与总线标准
T
锁存器
n 信息缓存（有时也具有驱动能力）
n 信息分离（地址与数据分离）
DI0
1
20
S
DI1
2
19
TB
DI2
3
18
DI 0
•存储 总线
•低速IO 总线
第4章微机总线技术与总线标准
第4章微机总线技术与总线标准
微机系统中的内总线（插板级总线）
第4章微机总线技术与总线标准
微机系统中的外总线（通信总线）
第4章微机总线技术与总线标准
•按所处位置 •(数据传送范
围)
•按总线功 能
•按数据格 式
总线分类
•片内总线
•非通用总线
n 当任何一个设备申请总线，置“总线忙”状态， 以阻止其他设备同时请求
•总线请 •总线求忙
•+5 V
•仲 裁 •IN OUT 线
•主设备1
•IN OUT •主设备2
•IN OUT •主设备3
•IN OUT •主设备4
•IN OUT •主设备5
•总线
第4章微机总线技术与总线标准
4.1 总线技术
n 总线是计算机系统中的信息传输通道，由系统中 各个部件所共享。总线的特点在于公用性，总线 由多条通信线路（线缆）组成
n 计算机系统通常包含不同种类的总线，在不同层 次上为计算机组件之间提供通信通路
n 采用总线的原因:
u 非总线结构的N个设备的互联线组数为N*(N-1)/2 u 非总线结构的M发N收设备间的互联线组数为M*N
•C1
•BG1
•总线仲裁 •BR2
器
•BG2
•…
•BRn •BGn •BB
•C2
•…
•Cn
•BCLK（总线时钟）
•各主控器有独立的总线请求BR、总线允许BG，互不影响 •总线仲裁器直接识别所有设备的请求，并向选中的设备Ci发BGi
•特点：各主控模块有独立的请求信号线和允许信号线，其优 先级别由总线仲裁器内部模块判定；
n 采用总线的优势
u 减少部件间连线的数量 u 扩展性好，便于构建系统 u 便于产品更新换代
第4章微机总线技术与总线标准
总线要素
n 线路介质
u种类：有线（电缆、光缆）、无线（电磁波）
u特性
Ø 原始数据传输率
Ø 带宽
Ø 对噪声的敏感性：内部或外部干扰
Ø 对失真的敏感性：信号和传输介质之间的互相作用引起
DI 1 O E
D OD0 O1
直
保
高 阻
DI3 DI4 DI5 DI6 DI7 OE
4
17
58282 16
6
15
7
14
8
13
9
12
GND
10
11
第4章微机总线技术与总线标准
VCC DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 STB
微机系统的三总线结构
第4章微机总线技术与总线标准
Ø 对衰减的敏感性：信号通过传输介质时的功率损耗
n 总线协议
•总线信号：有效电平、传输方向/速率/格式等
•电气性能
•总线时序：规定通信双方的联络方式 •总线仲裁：规定解决总线冲突的方式
•其它：如差错控制等
•机械性能• 如接口尺寸、形状等
第4章微机总线技术与总线标准
总线协议组件
第4章微机总线技术与总线标准
步
•按时序关系 •(握手方式)
第4章微机总线技术与总线标准
计算机系统的四层总线结构
•计算机系 统
•主板 •CP
U •运算 器
•控 制 器
•寄存 器
•存储 芯片
•扩展 •接口板
•I/O •扩展 芯片 •接口板
•①片内总线 •单总线形式
•其 他 •计算机 •②片(间)总线 •系 统 •三总线形式
•③系统总线、 •(系统)内总线 •如ISA、PCI •其 他 •仪 器 •系 统 •④外部总线、 •(系统)外总线 •如并口、串口
•D15~ 0
第4章微机总线技术与总线标准
CPU读存储器/IO的时序图
•CLK • M/IO •A19~A16Biblioteka BaiduS6~S3
•AD15~AD 0
•ALE •A15~0
•RD •DT/R
•DE N
•T1
•T2
•T3
•T4
•高M •A19~A16
• A15 ~ 0
•低IO •S6 ~ S3
•D15~ 0
n 其目的是合理地控制和管理系统中多个主设备的总线请求， 以避免总线冲突
n 分布式(对等式)仲裁
u 控制逻辑分散在连接于总线上的各个部件或设备中
u 协议复杂且昂贵，效率高
n 集中式(主从式)仲裁
u 采用专门的控制器或仲裁器
u 总线控制器或仲裁器可以是独立的模块或集成在CPU中
u 协议简单而有效，但总体系统性能较低
u 总线速率=总线时钟频率/总线周期数 u 总线周期数：总线传送一次数据所需的时钟周期数
Ø 有些几个周期才能传输1个数据
n 总线带宽：总线每秒传输的字节数 n 同步方式 n 总线负载能力
第4章微机总线技术与总线标准
总线宽度
n 总线宽度：笼统地说，就是总线所设置的 通信线路（线缆）的数目。具体地说，就 是总线内设置用于传送数据信号的数目为 数据总线宽度，用于传输地址信号的数目 为地址总线宽度，如8位、16位、32位、64 位等