SoC原理与设计基础
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
片上系统 狭义：信息系统核心的芯片集成，将系统关键部件集 成在一块芯片上 广义：微小型系统 SoC在集成电路(IC)向集成系统(IS)转变大方向下产生 1994年Motorola的Flex Core系统 1995年LSILogic公司为Sony公司设计的SoC
嵌入式系统工程系
嵌入式系统工程系
基于FPGA的SoC应用技术
系统功能集成是SoC的核心技术
固件集成是SoC的基础设计思想 嵌入式系统是SoC的基本结构 IP是SoC的设计基础
嵌入式系统工程系
片上总线
IP核互连一般采用总线的方式，这种总线称为片 上总线（On-Chip Bus，OCB）
ARM公司的AMBA总线 Altera公司Avalon总线 IBM 公司的CoreConnect 总线 OpenCore组织的Wishbone总线 OpenCore组织的OPC总线
软件无线电
软件无线电（Software Radio）
在开放公共硬件平台上利用可编程的软件方法实现所 需要的无线电系统。 基本思想：将宽带模数变换器(A/D)及数模变换器(D/A) 尽可能地靠近射频天线（模拟信号的数字化过程尽可 能地接近天线 ） 通过软件编程来完成传送信息抽样、量化、编码 /解码、 运算处理和变换。 通过软件编程实现不同的信道调制方式的选择 ,如调幅、 调频、单边带、数据、跳频和扩频。 通过软件编程实现不同的保密结构、网络协议和控制 终端功能 。
嵌入式系统工程系
片上总线
CoreConnect总线
处理器局部总线PLB (Proeessor Local Bus)：高速的 CPU核、高速存储器控制器、仲裁器、高速的 DMA控 制器等高性能、宽带宽的设备都连接在PLB上。 片内外设总线OPB (On-Chip Peripheral Bus)：低性 能的设备都连接在OPB总线上 。 器件控制寄存器总线DCR (Device Control Register)： 配置 PLB 和 OPB 主／从设备中的状态寄存器和控制寄 存器 。
嵌入式系统工程系
SoC发ቤተ መጻሕፍቲ ባይዱ趋势
SoC芯片的规模一般远大于普通的ASIC ； SoC 仿真与验证最复杂、最耗时，先进的设计与 仿真验证方法成为SoC设计成功的关键； 除了那些无法集成的外部电路或机械部分以外， 其他所有的系统电路全部集成在一起； 高度集成化、固件化； 基于SoC开发平台，最大程度系统重用。
嵌入式系统工程系
SoC原理与设计基础
SoC基本概念 SoC技术特点 SoC设计的关键技术 SoC发展趋势 基于FPGA的SoC应用技术
片上总线 嵌入式RISC CPU 软件无线电 芯片级应用系统
嵌入式系统工程系
SoC基本概念
SoC（System on Chip）
嵌入式系统工程系
片上总线
Wishbone总线
Silicore 公司提出，现在已被移交给 OpenCores 组织 维护 结构十分简单，它仅仅定义了一条高速总线 用户可以按需要自定义Wishbone标准，如字节对齐方 式、标志位 等
嵌入式系统工程系
片上总线
Wishbone总线互连方式
嵌入式系统工程系
片上总线
AVALON 总线
Altera在推出业内第一个软核Nios时开发的片上总线 一种简单的总线协议，规定了主部件和从部件之间进 行连接的端口和通信的时序
嵌入式系统工程系
片上总线
CoreConnect总线
IBM公司设计的一种SoC总线协议，能够使处理器、内 存控制器和外设在基于标准产品平台设计中的集成和 复用更加灵活，从而提高系统性能。
点到点（point-to-point）：用于两IP核直接互连； 数据流（data flow）：用于多个串行IP核之间的数据 并发传输； 共享总线（shared bus）：多个IP核共享一条总线； 交叉开关（crossbar switch）：同时连接多个主从部 件，提高系统吞吐量。
嵌入式系统工程系
嵌入式系统工程系
嵌入式RISC CPU
Gaisler
Leon系列（Sparc V8架构，开源，完整的工具链）
Sun
OpenSparc（Sparc V9架构，开源）
Opencores
OpenRisc ZPU（最小的32位RISC软核） 几十种CPU软核
嵌入式系统工程系
嵌入式系统工程系
软件无线电
软件无线电
AD -> DSP -> DA
AD -> DSP + FPGA ->DA
AD -> FPGA ->DA 编程最终将向FPGA逻辑设计过渡，以嵌入式SoC系统 为核心。
嵌入式系统工程系
芯片级应用系统
FPGA的两个走向
高度并行专用电路设计
片上总线
BIG ENDIAN
嵌入式系统工程系
片上总线
LITTLE ENDIAN
嵌入式系统工程系
嵌入式RISC CPU
Altera
Nois系列
Xilinx
PowerPC（硬核） PicoBlaze（8位微处理器软核） MicroBlaze（32位微处理器软核，支持CoreConnect 总线的标准外设集合） 基于 EDK 开发： EDK 中提供的 IP 核均有相应的设备驱 动和应用接口，只需利用相应函数库，就可以编写自 己的应用软件和算法程序；对于用户自己开发的 IP 核， 需要自己编写相应的驱动和接口函数。
SoC技术特点
半导体工艺技术的系统集成 软件系统和硬件系统的集成 SoC 具有以下几方面的优势，因而创造其产品价 值与市场需求：
降低耗电量 减少体积 增加系统功能 提高速度 节省成本
嵌入式系统工程系
SoC设计的关键技术
总线架构 IP核复用 软硬件协同设计 SoC验证 可测性设计 低功耗设计 超深亚微米电路实现 嵌入式软件移植与开发
嵌入式系统工程系
片上总线
AMBA总线
Advanced Microcontroller Bus Architecture ARM公司设计的用于高性能嵌入式系统的总线标准， 独立于处理器和制造工艺技术
嵌入式系统工程系
片上总线
AMBA总线
AHB (Advanced High Performance Bus) ASB (Advanced System Bus) APB (Advanced Perpheral Bus)
片上总线
Wishbone总线
WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores
嵌入式系统工程系
片上总线
典型主从设备连接
嵌入式系统工程系
单个读周期
单个写周期
嵌入式系统工程系
• 追求高速度 • 高度的电路优化
灵活的SoC系统设计
• 追求灵活性、高性价比 • 嵌入式CPU为核心的软硬件协同设计 • SoC验证
嵌入式系统工程系
芯片级应用系统
通信（仍占据主流）
卫星通信、网络交换
工业控制（新兴）
取代传统MCU
汽车电子
定位、识别、控制
生物医疗
医疗信息采集、大规模生物计算
嵌入式系统工程系
嵌入式系统工程系
基于FPGA的SoC应用技术
系统功能集成是SoC的核心技术
固件集成是SoC的基础设计思想 嵌入式系统是SoC的基本结构 IP是SoC的设计基础
嵌入式系统工程系
片上总线
IP核互连一般采用总线的方式，这种总线称为片 上总线（On-Chip Bus，OCB）
ARM公司的AMBA总线 Altera公司Avalon总线 IBM 公司的CoreConnect 总线 OpenCore组织的Wishbone总线 OpenCore组织的OPC总线
软件无线电
软件无线电（Software Radio）
在开放公共硬件平台上利用可编程的软件方法实现所 需要的无线电系统。 基本思想：将宽带模数变换器(A/D)及数模变换器(D/A) 尽可能地靠近射频天线（模拟信号的数字化过程尽可 能地接近天线 ） 通过软件编程来完成传送信息抽样、量化、编码 /解码、 运算处理和变换。 通过软件编程实现不同的信道调制方式的选择 ,如调幅、 调频、单边带、数据、跳频和扩频。 通过软件编程实现不同的保密结构、网络协议和控制 终端功能 。
嵌入式系统工程系
片上总线
CoreConnect总线
处理器局部总线PLB (Proeessor Local Bus)：高速的 CPU核、高速存储器控制器、仲裁器、高速的 DMA控 制器等高性能、宽带宽的设备都连接在PLB上。 片内外设总线OPB (On-Chip Peripheral Bus)：低性 能的设备都连接在OPB总线上 。 器件控制寄存器总线DCR (Device Control Register)： 配置 PLB 和 OPB 主／从设备中的状态寄存器和控制寄 存器 。
嵌入式系统工程系
SoC发ቤተ መጻሕፍቲ ባይዱ趋势
SoC芯片的规模一般远大于普通的ASIC ； SoC 仿真与验证最复杂、最耗时，先进的设计与 仿真验证方法成为SoC设计成功的关键； 除了那些无法集成的外部电路或机械部分以外， 其他所有的系统电路全部集成在一起； 高度集成化、固件化； 基于SoC开发平台，最大程度系统重用。
嵌入式系统工程系
SoC原理与设计基础
SoC基本概念 SoC技术特点 SoC设计的关键技术 SoC发展趋势 基于FPGA的SoC应用技术
片上总线 嵌入式RISC CPU 软件无线电 芯片级应用系统
嵌入式系统工程系
SoC基本概念
SoC（System on Chip）
嵌入式系统工程系
片上总线
Wishbone总线
Silicore 公司提出，现在已被移交给 OpenCores 组织 维护 结构十分简单，它仅仅定义了一条高速总线 用户可以按需要自定义Wishbone标准，如字节对齐方 式、标志位 等
嵌入式系统工程系
片上总线
Wishbone总线互连方式
嵌入式系统工程系
片上总线
AVALON 总线
Altera在推出业内第一个软核Nios时开发的片上总线 一种简单的总线协议，规定了主部件和从部件之间进 行连接的端口和通信的时序
嵌入式系统工程系
片上总线
CoreConnect总线
IBM公司设计的一种SoC总线协议，能够使处理器、内 存控制器和外设在基于标准产品平台设计中的集成和 复用更加灵活，从而提高系统性能。
点到点（point-to-point）：用于两IP核直接互连； 数据流（data flow）：用于多个串行IP核之间的数据 并发传输； 共享总线（shared bus）：多个IP核共享一条总线； 交叉开关（crossbar switch）：同时连接多个主从部 件，提高系统吞吐量。
嵌入式系统工程系
嵌入式系统工程系
嵌入式RISC CPU
Gaisler
Leon系列（Sparc V8架构，开源，完整的工具链）
Sun
OpenSparc（Sparc V9架构，开源）
Opencores
OpenRisc ZPU（最小的32位RISC软核） 几十种CPU软核
嵌入式系统工程系
嵌入式系统工程系
软件无线电
软件无线电
AD -> DSP -> DA
AD -> DSP + FPGA ->DA
AD -> FPGA ->DA 编程最终将向FPGA逻辑设计过渡，以嵌入式SoC系统 为核心。
嵌入式系统工程系
芯片级应用系统
FPGA的两个走向
高度并行专用电路设计
片上总线
BIG ENDIAN
嵌入式系统工程系
片上总线
LITTLE ENDIAN
嵌入式系统工程系
嵌入式RISC CPU
Altera
Nois系列
Xilinx
PowerPC（硬核） PicoBlaze（8位微处理器软核） MicroBlaze（32位微处理器软核，支持CoreConnect 总线的标准外设集合） 基于 EDK 开发： EDK 中提供的 IP 核均有相应的设备驱 动和应用接口，只需利用相应函数库，就可以编写自 己的应用软件和算法程序；对于用户自己开发的 IP 核， 需要自己编写相应的驱动和接口函数。
SoC技术特点
半导体工艺技术的系统集成 软件系统和硬件系统的集成 SoC 具有以下几方面的优势，因而创造其产品价 值与市场需求：
降低耗电量 减少体积 增加系统功能 提高速度 节省成本
嵌入式系统工程系
SoC设计的关键技术
总线架构 IP核复用 软硬件协同设计 SoC验证 可测性设计 低功耗设计 超深亚微米电路实现 嵌入式软件移植与开发
嵌入式系统工程系
片上总线
AMBA总线
Advanced Microcontroller Bus Architecture ARM公司设计的用于高性能嵌入式系统的总线标准， 独立于处理器和制造工艺技术
嵌入式系统工程系
片上总线
AMBA总线
AHB (Advanced High Performance Bus) ASB (Advanced System Bus) APB (Advanced Perpheral Bus)
片上总线
Wishbone总线
WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores
嵌入式系统工程系
片上总线
典型主从设备连接
嵌入式系统工程系
单个读周期
单个写周期
嵌入式系统工程系
• 追求高速度 • 高度的电路优化
灵活的SoC系统设计
• 追求灵活性、高性价比 • 嵌入式CPU为核心的软硬件协同设计 • SoC验证
嵌入式系统工程系
芯片级应用系统
通信（仍占据主流）
卫星通信、网络交换
工业控制（新兴）
取代传统MCU
汽车电子
定位、识别、控制
生物医疗
医疗信息采集、大规模生物计算