基于FPGA的高速图像采集系统
基于FPGA的图像采集卡的设计
基于FPGA的图像采集卡的设计1 引言现代化生产和科学研究对视频图像采集系统的要求日益提高。
传统的图像采集卡速度慢、处理功能简单、采用分立元件、电路非常复杂；而且可靠性差、不易调试、不能很好地满足特殊要求。
FPGA(现场可编程门阵列)是专用集成电路中集成度最高的一种，用户可对FPGA 内部的逻辑模块和I／O模块重新配置，以实现用户所需逻辑功能。
用户对FPGA的编程数据放入芯片，通过上电加载到FPGA中，对其进行初始化；也可在线对其编程，实现系统在线重构。
基于FPGA技术的图像采集主要是通过集成的FPGA开发板，使用软件编程把图像的采集控制程序写入FPGA开发板的芯片上，通过仿真技术来进行图像的采集处理分析。
通过这种方式，便于及时地发现设计中的错误，从而有效地缩短研发时间。
2 系统的组成及基本原理该图像采集系统主要由模拟视频信号解码模块，I2C控制接口模块，采样控制模块，SDRAM 存储控制模块。
SAA7113H芯片把从CCD采集来的模拟视频信号转化成YUV＝422格式的数字图像信号。
这些信号在同步脉冲的作用下进入采集控制器。
采样控制器在奇偶场控制信号下把图像信息存入SDRAM中。
该系统可以实现由隔行扫描图像到逐行图像的转化及存储。
2．1模拟视频信号解码由于SAA7113H芯片具有I2C接口，该模块则通过I2C总线来配置SAA7113H初始化的信息。
工作涉及SAA7113H的初始化字的配置、工作方式的配置；行同步开始和结束标志位、确定亮度、色度、饱和度的大小以及输出图像数据信号的格式。
2．2 I2C控制接口模块I2C模块作为SAA7113H寄存器初始配置的整体控制模块。
具体可以分成I2C_cmd和数据传输2个模块I2C_cmd模块为纯组合逻辑电路，完成信号的发送控制任务，配合rom_data[7．0]和rom_addr[7．0]信号完成数据的寻址与存入等工作；而数据传输模块主要和I2C_cmd模块一起组合成I2C的数据控制写入模块，他主要负责对I2C_cmd模块的输出信号进行缓存，并在其输出端输出I2C总线的串行数据SDA以及I2C总线的串行时钟信号SCL。
基于FPGA的MIPI CSI-2图像采集系统设计
基于FPGA的MIPI CSI-2图像采集系统设计赵清壮【摘要】This paper elaborates a design of MIPI CSI-2 high-definition camera interface image acquisition system based on FPGA. Now, MIPI high-definition CCD is used widely, this design uses FPGA to achieve MIPI high-definition CCD collect and provides two outputs of LCD screen and USB, the data transmission is stable and reliable, it make MIPI interface camera applied widely by the other circuit systems, accelerates system development and saves cost.%阐述一种基于FPGA的MIPI CSI-2接口高清摄像头图像采集系统设计，该设计用FPGA实现当前应用广泛的MIPI高清CCD采集，并提供LCD屏、USB两路输出，数据传输稳定可靠，把MIPI接口摄像头应用到更广泛的其他电路系统中，加快系统开发，节省成本。
【期刊名称】《价值工程》【年(卷),期】2015(000)029【总页数】2页(P84-85)【关键词】MIPI;CSI-2;图像采集;FPGA【作者】赵清壮【作者单位】广州飒特红外特股份有限公司，广州510000【正文语种】中文【中图分类】TP302.10 引言CSI（Camera Serial Interface)是由MIPI（Mobile Industry Processor Interface）联盟下Camera工作组制定的接口标准，是MIPI联盟发起的为移动应用处理器制定的开放标准，MIPI联盟由ARM、诺基亚、意法半导体和德州仪器发起成立，作为移动行业领导者的合作组织，MIPI联盟旨在确定并推动移动应用处理器接口的开放性标准。
基于FPGA和USB3.0的高速视频图像采集处理系统设计
摘要随着机器视觉的广泛应用，以及工业4.0和“中国制造2025”的提出，在数字图像的采集、传输、处理等领域也提出了越来越高的要求。
传统的基于ISA接口、PCI接口、串行和并行等接口的图像采集卡已经不能满足人们对于高分辨率、实时性的图像采集的需求了。
一种基于FPGA和USB3.0高速接口，进行实时高速图像采集传输的研究越来越成为国内外在高速图像采集研究领域的一个新的热点。
针对高速传输和实时传输这两点要求，通过采用FPGA作为核心控制芯片与USB3.0高速接口协调工作的架构，实现高帧率、高分辨率、实时性的高速图像的采集和传输，并由上位机进行可视化操作和数据的保存。
整体系统采用先硬件后软件的设计方式进行设计，并对系统各模块进行了测试和仿真验证。
通过在FPGA 内部实现滤波和边缘检测等图像预处理操作，验证了FPGA独特的并行数据处理方式在信号及图像处理方面的巨大优势。
在系统硬件设计部分，采用OV5640传感器作为采集前端，选用Altera的Cyclone IV E系列FPGA作为系统控制芯片，由DDR2存储芯片进行数据缓存，采用Cypress公司的USB3.0集成型USB3.0芯片作为数据高速接口，完成了各模块的电路设计和采集卡PCB实物制作。
系统软件设计，主要分为FPGA逻辑程序部分、USB3.0固件程序部分和上位机应用软件部分。
通过在FPGA上搭建“软核”的方式，由Qsys系统完成OV5640的配置和初始化工作。
由GPIF II接口完成FPGA和FX3之间的数据通路。
通过编写状态机完成Slave FIFO的时序控制，在Eclipse中完成USB3.0固件程序的设计和开发。
上位机采用VS2013软件通过MFC方式设计，从而完成整体图像采集数据通路，并在上位机中显示和保存。
整体设计实现预期要求，各模块功能正常，USB3.0传输速度稳定在320MB/s，通过上位机保存至PC机硬盘的图像分辨率大小为1920*1080，与传感器寄存器设置一致，采集卡图像采集帧率为30fps，滤波及边缘检测预处理符合要求，采集系统具有实际应用价值和研究意义。
基于FPGA的高速彩色线阵CCD实时图像采集系统
基于FPGA的高速彩色线阵CCD实时图像采集系统刘伟;齐美彬;许建平;胡龙飞【摘要】文中设计了一款彩色线阵CCD实时图像采集系统,选用FPGA作为主控芯片.该系统完成了线阵CCD传感器、模数转换芯片的驱动、数据采集与转换.转换后的数据通过FPGA预处理后,由USB2.0传输至上位机实现图像实时成像.结果表明:设计的彩色线阵CCD实时图像采集系统能够满足工业应用要求,每行像素点达2098个,行频可达9000 fps.%The color linear CCD real?time image acquisition system was designed in this paper. The system chose FPGA to be the master chip.The system completed the driver of linear CCD sensor and analog?digital conversion chip,data acquisition and conversion. The transformed data after pretreatment by FPGA was transmitted to the computer for real?time imaging by the USB 2.0. The results show that the design of color linear CCD real?time image acquisition system can meet the requirements of indus?trial application ,the pixel resolution of the system is 2098 and the line frequency can reach 8000 fps.【期刊名称】《仪表技术与传感器》【年(卷),期】2017(000)005【总页数】4页(P91-94)【关键词】FPGA;高速;线阵CCD;实时成像【作者】刘伟;齐美彬;许建平;胡龙飞【作者单位】合肥工业大学计算机与信息学院,安徽合肥 230009;合肥工业大学计算机与信息学院,安徽合肥 230009;合肥工业大学计算机与信息学院,安徽合肥230009;合肥工业大学计算机与信息学院,安徽合肥 230009【正文语种】中文【中图分类】TP273电荷耦合器件（charge coupled device，CCD），具有集成度高、性能稳定、响应速度快、分辨率高、抗干扰能力强等优点［1］。
基于FPGA的新型高速CCD图像数据采集系统
作 为 图 像 数 据 的 控 制 和 处 理 核 心 ， 过 采 用 高速 Ａ／ 异 步 ＦＦ Ｕ Ｒ 以 及 电 平 转 换 、 大 滤 波 、 通 Ｄ、 ＩＯ、 Ａ Ｔ 放 二 值 化 电 路 和 光 学 系 统 实 现 对 图 像 数 据 的 信 号 处 理 ， 运 用 Ｖ ｓ ａ Ｓｕ ｉ ＋ 和 Ｍｉｒｓｆ 公 司 的 基 本 类 并 ｉ ｌ ｔｄｏ Ｃ ＋ ｕ ｃｏｏｔ 库 ＭＦ 实现 对 采 集 数 据 的 显 示 、 图 、 输 控 制 等 。 利 用 搭 建 的 系统 平 台 实 现 对 物 体 尺 寸 的 测 量 ， Ｃ 绘 传 通
Ｕｅ ｓ Ｖｉ ａ ｔ ｄ ｏ ｓ ｌ ｕｉ ｕ Ｓ Ｃ ＋ ＋ ａ ｄ ｎ Ｍｉｒ ｓ ｆ Ｃｏ ａ ｙ Ｆ ｕ ｄ ｔ ｎ ｌ ｓ ＭＦ ｔ ａ ｈｅ ｅ ｈ ｄ ｓ ｌｙ ｃｏｏｔ ｍｐ ｎ ｏ ｎ ａ ｉ Ｃ ａ ｓ ｏ Ｃ ｏ ｃ ｉ ｖ ｔ ｅ ｉｐ ａ ．ｍａ ｐ ｎ ａ ｄ ｒ ｎ ｍｉｓｏ ｏ ｔ ｌ ｐ ｉｇ ｎ ｔ ｓ ｓ ｉｎ ｃ ｎ ｒ ａ ｏ
Ｗ ＥＩ Ｃｈ ｎ Ｗ ｅ ，ＹＵＡＮ Ｚｏ ｇ ａｇ ｉ ｎ Ｈｅ ｇ，ＺＨＡＮＧ Ｗ ｅ Ｔａ ｎ ｎ ｏ，Ｗ ＡＮＧ ｉ ｅ ，ＸＩ Ｐｅ Ｐ ｉ ＮＧ Ｄａ Ｙａ ｎ
（ ｅ ａ ｍ ｎ ｏ ｌｃ ｏ ｉ Ｅ ｇｎｅｉｇ ｕ ｉ Ｕ ｉ ｒ ｔ ｏ Ｅｅｔ ｎｃＴ ｃ ｎｌｇ，Ｇ ｉｎ ５ １０ ，Ｃ ｉａ Ｄ ｐ ｒ ｅ ｔ ｆＥｅｔ ｎｃ ｎｉｅｒ ，Ｇ ｉｎ ｎｖ ｓｙ ｆ ｌｃ ｏ ｉ ｅｈ ｏ ｙ ｕｌ ４ ０ ４ ｈｎ ） ｔ ｒ ｎ ｌ ｅ ｉ ｒ ｏ ｉ
一种基于FPGA的高速图像采集及显示电路设计
１ ９
一
种基于 Ｆ Ｇ Ｐ Ａ的高速图像采集及显示电路设计
Ｄｅ ｉ ｆ Ｈｉ —ｓ ｅ ｄ Ｖｉ ｏ Ａｃ ｕｓｔ ｎ Ａｎ Ｄｉｐ ａ ｒ ｕｔＢａ ｅ ｏ Ｐ ｓｇｎ ｏ ｇｈ— ｐ ｅ ｄｅ ｑ ｉｉｏ ｄ ｉ ｓ ｌｙ Ｃｉ ｉ ｃ ｓ ｄ ｎ Ｆ ＧＡ
选 用 的 接 收 芯 片是 ＤＳ ０ Ｒ ８ ， 最 高 数 据 传输 速 率 可 以达 到 ９ Ｃ ２ ６其
该 Ｆ Ｇ 进 行 配 置和 验 证 ， 试 表 明该 设 计 不仅 实现 了 图像 高 速 采 集和 显 示 ， 使 图像 清 晰 、 ＰＡ 测 且 系统 稳 定 可 靠 。
关 键 词 ：Ｐ Ｆ ＧＡ， Ｃｌ ＣＰ 总线 ， 图像 采 集
Ａｂ ｔａ ｔ ｓ ｒｃ
Ｔｈ ｓｉ ｕ ｅ Ｃａ Ｌｎ ｎｅｒａ ｅ ｎｄ ｅ ｄｅ ｇｎ ｓ ｄ ｍ ｉｋ ｉｔ ｆ ｃ ａ ＤＶＩ ｏ ｒ ａｌ ｅ ｉ －ｓ ｅｄ ｉ ａ ｑｕｓｔ ｄ ｔ ｅ ｉ ｈｇｈ ｐｅ ｖｄｅｏ ｃ ｉｉｏｎ ａｎ ｄｉｐｌｙ．ｈｉ ｚ ｉ ｓ ａ Ｔ ｓ ｐａｐ ｉｔｏｄｕ ｅｓ ｅｒ ｎｒ ｃ ｔ ｅ ｙ ｔｍ ｏｆ ｉ ａ ｑｕｉｉｏｎ ｎｄ ｈ ｓ ｓｅ ｖｄｅｏ ｃ ｓｔ ａ ｄｉｐｌｙ ａ ｄ ｉ ｓ ａ ｂ ｓｅ ｏｎ ＰＧＡ，ｈ ｗｓ ｏ Ｆ ｓ ｏ ｈ ｗ ｔ ｓ ｍ ｐｌ ｍ ｏ ｅ ｈｅ ａ ｅ ｄｕｌ ｂａ ｅｄ ｓ ｏｎ Ｃａｍ Ｌｎｋ ｎ ｅ ｃｅ ｉ ｉｔ ｄａ ａｎ ＤＶＩ ｓ ａ ｏ ｅ ｄ ｄｉｐｌｙ ｍ ｄｕｌ ｗｏｒ ｄ． ｄ ｄｅ Ａｎ ｂａ ｅｄ ｎ ｓ ｏ ＣＰ ｂｕ ，ｉ Ｃｌ ｓｈｇｈ－ ｅｅ ｉ ａ ｄａ ａ ｅｘ ｈ ｇｅ ｅｔ ｅ ｃ ｓｐ ｄ ｍ ｇｅ ｔ ｃ ａｎ ｂ ｗｅ ｎ ｏｍｐｕ ｅ ａｎ ｉ ｔｒ ｄ ｍａｇ ｅ ｃｉ ｕｉ ｗａ ｒ ａｉｅｄ． ＥＰ ３０ ７ ４ ＦＰ ｒ ｔ ｃ ｓ ｅｌ ｚ ２Ｓ Ｆ６ ２１ ＧＡ ｏ ｔ ｍ ｐ ｙ ｉ ｕ ｅ ｔ ｎ ｉ ｄ ｅｒｙ ｈ ｄｅ ｉ ． ｅ ｅｓ ｍａｎｆｓｅｓ ｈ ｆＡｌ Ｃｏ ａｎ ｓ ｓ ｄ ｏ ｃｏ ｆｇ ａｎ ｖ ｉ ｔｅ ｅｒ ｆ ｓｇｎＴｈ ｔ ｔ ｉ ｔ ｔｅ ｅ ｄｅ ｉ ｎ ｔｏｎｌ ｅａｉｅｄ ｉ ｓｇｎ ｏ ｙ ｒ ｌ ｚ ｈｇｈ—ｓ ｅｅ ｖｄｅｏ ａ ｐ ｄ ｉ ｃｑｕｓｔ ａ ｄ ｉｉｏｎ ｎ ｄｉｐｌｙ， ｔａｌｏ ｍ ａ ｄｅ ｅａ ，ｙ ｔｍ ｒ ｉ ｌ ｉ ｓ ａ ｂｕ ｓ ｄｅ ｖｉ ｏ ｃｌ ｒｓ ｓｅ ｅｌ ｅ ａｂ Ｋｅ ｗｏ ｄ ： Ｐ ｙ ｒ ｓ Ｆ ＧＡ． Ｃｌ ｓ， ｄｅ ａ ｑｕｉｉｏｎ ＣＰ ｂｕ ｖｉ ｏ ｃ ｓｔ ｉ
基于FPGA的高速图像采集系统设计.
基于FPGA的高速图像采集系统设计引言在低速的数据采集系统中，往往采用单片机或者DSP进行控制；而对于图像采集这种高速数据采集的场合，这种方案就不能满足需要。
因此这种方案极大浪费了单片机或DSP的端口资源且灵活性差；若改用串口方式收集数据，则一方面降低了数据采集的速度，另一方面极大地耗费CPU的资源。
本系统采用FPGA作为数据采集的主控单元，全部控制逻辑由硬件完成，速度快、成本低、灵活性强。
为了增加缓冲功能，系统在FPGA外扩展了256Mb的RAM，不仅增大了缓冲区容量，而且极大地降低了读写频率，有效地减轻了上位机CPU的负担。
在图像数据接口中，比较常见的是VGA、PCI—Express，而这些接口扩展性差、成本高。
本系统采用高速的USB接口作为与上位机通信的端口，速度快、易安装、灵活性强。
1 系统框图系统框图如图1所示。
FPGA控制单元采用A1tera公司Cyclone II系列的EP2C5F256C6，主要由4个部分组成——主控模块、CMOS传感器接口、RAM 控制器以及EZ—USB接口控制器。
传感器接口负责完成SCCB时序控制，RAM控制器用于实现RAM读写与刷新操作的时序，USB接口模块完成主控模块与EZ—USB之间的数据读写；而主控模块负责对从EZ—USB部分接收过来的上位机命令进行解析，解析完命令后产生相应的信号控制各个对应模块，如CMOS传感器传输的图像格式、RAM的读写方式、突发长度等。
2 OV7620模块设计图像传感器采用OV7620，接口图如图2所示。
该传感器功能强大，提供多种数据格式的输出，自动消除白噪声，白平衡、色彩饱和度、色调控制、窗口大小等均可通过内部的SCCB控制线进行设置。
OV7620属于CMOS彩色图像传感器。
它支持连续和隔行两种扫描方式，VGA与QVGA两种图像格式；最高像素为664×492，帧速率为30fps；数据格式包括YUV、YCrCb、RGB三种。
基于FPGA的高速线阵CCD图像采集系统_任慧建
３．１ ＴＣＤ１２０９Ｄ 采样模块设计 ＴＣＤ１２０９Ｄ 的驱动时序如图２所示，由图 知，完成芯片
的驱动需要５路驱动脉冲，分别为：移位脉冲 φ１ 和 φ２，转移 脉冲 ＳＨ，复位脉冲 ＲＳ，钳位脉冲 ＣＰ［５］，各路脉冲必须严格 满 足 时 序 要 求 。 每 帧 输 出 信 号 首 先 是 ３２ 个 哑 元 像 素 信 号 ，
１ 引 言
ＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）是 一 种 可 以 把 图 像 信 息 直 接 转 换 成 电 信 号 的 光 电 转 换 图 像 传 感 器 ，在 图 像 传 感 、景 物 识别以及非接触测量等领域都得到了 广 泛 应 用 。 ［１］ 而 且 它 对 于 成 像 系 统 的 小 型 化 ，轻 量 化 ，提 高 分 辨 率 等 方 面 起 着 至 关重要的作用［２］。ＣＣＤ 驱 动 电 路 的 设 计 有 很 多 方 法，以 往 通 常 采 用 数 字 电 路 驱 动 法 实 现 ，该 方 法 调 试 复 杂 ，灵 活 性 较 差。随着大规模可 编 程 逻 辑 器 件 的 发 展，ＦＰＧＡ 驱 动 法 成 为了设计 ＣＣＤ 驱动电路的研究热点 。 ［３－４］
图 １ 系 统 总 结 结 构
收 稿 日 期 ：２０１４－０４
· ３３ ·
第 ３７ 卷
电 子 测 量 技 术
首先通过 代 码控 制 ＦＰＧＡ 输出 与 ＣＣＤ 芯片 时序要 求 相对应 的 驱 动 信 号 对 ＣＣＤ 进 行 驱 动，ＣＣＤ 输 出 信 号 经 过 电容滤波后送入 ＡＤ９９４５进行相关 双 采样 与 Ａ／Ｄ 转换，之 后将获得的数字信 号 放 入 ＦＰＧＡ 的 ＦＩＦＯ 数 据 缓 存 器，再 经过以太网传至上位机。
基于FPGA和线阵CCD的高速图像采集系统
基于FPGA和线阵CCD的高速图像采集系统辛凤艳;孙晓晔【摘要】In order to meet high-speed and real-time requirements of image acquisition in many areas,introduce a high speed image acquisition system based on FPGA and linear CCD. In the system, linear CCD is used to acquire images, and FPGA controls the timing of the whole system, and data is transferred to computer through USB interface- The system can acquire images of moving objects in color sorter application and has great advantages in terms of speed and real time compared with other image acquisition systems. The use of linear CCD can effectively improve the accuracy and reduce costs. The system has some reference value for the application of image acquisition system in other areas.%针对很多领域对被测物图像采集的高速和实时性要求,文中利用可编程的FPGA和线阵CCD技术,介绍了一种高速图像数据采集与传输系统的设计.该系统选用线阵CCD作为前端信号采集,采用FPGA产生与控制整个系统的时序,通过USB接口将采集到的数据传给PC 机做进一步处理.本系统可在色选机中用于运动目标图像数据的采集,由于采用了高速且具有高度并行性的FPGA技术,在图像数据的高速实时采集和处理上较其他系统具有很大优势,且设计灵活,配合线阵CCD的运用,可有效提高精度、降低成本,对图像采集在其他方面的应用具有参考价值.【期刊名称】《计算机技术与发展》【年(卷),期】2012(022)008【总页数】4页(P205-207,212)【关键词】FPGA;线阵CCD;数据采集;USB【作者】辛凤艳;孙晓晔【作者单位】河北省科学院应用数学研究所,河北石家庄 050081;石家庄开发区冀科双实科技有限公司,河北石家庄 050081【正文语种】中文【中图分类】TP390 引言CCD(Charge Coupled Device)作为一种光电转换图像传感器，可以把图像信息直接转换成电信号，从而实现非电量的电测。
基于FPGA的多通道高速CMOS图像采集系统
ＤＯＩ １． ７ ／ｉ ｎ１０ — ３ １ ０ ８ １ １ 文章编 号：０ ２ ８３ （０ ８ ２ — ０ ６ ０ 文献标识码 ： 中图分类号： Ｐ ７ ：０３ ８ ．ｓ． ２ ８ ３ ． ０ ． ． ２ ７ ｊｓ ０ ２ ２０ １０ — ３ １ ２ ０ ）１ ０ ４ — ３ Ａ Ｔ２４
１ 引言
ｔ ｍ ｓ ｓ ｔ ｅ ｍｏ ｕ ｅ ｔ ｃｕ ｅ ｅ ｉ ｎ Ｌ ｅ ｕ ｅ ｈ ｄ ｌ ｓｒ ｔ ｒ ｄ ｓｇ ， ＶＤＳ ｎ ｉ ｇ ｐ ｎ ｔｒ ｅ ｈ ｏ ｏ ｉｓ ａ ｄ ｅ ｓ ｒ ｓ ｔ ｅ ｒ ａ — ｉ ｅ ｆｒ ｎ ｅ ｏ ａａ ａ — ｕ ａ ｄ ｐ ｎ — ａ ｇ ｓｏ ｅ ｔ ｃ ｎ ｌ ｇｅ ， ｎ ｎ ｕ ｅ ｈ ｅ ｌ ｔ ｍｅ ｐ ｒ ｍａ ｃ ｆ ｄ ｔ ｃ ｏ ｑ ｉｉ ｏ ａ ｄ ｒ ｎ ｍｉ ｓ ｎ Ｉ ｎ ｒ ｄ ｃ ｓ ｈ ｏ ｅ ａｉ ｇ ｒ ｃｐ ｅ ａ ｄ ｒ ａ ｉａｉｎ ｕ ｓｔ ｎ ｎ ｔ ｓ ｓ ｉ ． ｉ ｔ ｕ ｅ ｔ ｅ ｐ ｒ ｔ ｐ ｉ ｉ ｌｓ ｎ ｅ ｌ ｔ ｍｅｈ ｄ ｏ ｍａ ｅ ｃ ｕ ｓｔ ｎ， ａ ａ ｒ ｎ ｉ ｏ ｓ — ｉ ａ ｏ ｔ ｏ ｎ ｎ ｚ ｏ ｔ ｏ ｓ ｆ ｉ ｇ ａ ｑ ｉｉ ｏ ｄ ｔ ｔ ｓ ｉｎ， ｅ ｉ ａ ｔ ｑ ｅ ｔ ｌ ｃ ｎ ｒ ｌ ｎ ｄ ｔ ｄ ｓ ｒａｉｉ ｇ ｕ ｎ ｉ ｏ ｔ ａ ｄ ａａ ｅ ｅ ｉｌｚ ｍｏ ｕ ｅ ． ｈ ｅ ｐ ｒ ｎ ｅ ｉ ｃ ｔ ｓ ｈ ｓ ｓｅ ｒ ａｉｅ ｍａ ｅ ｃ ｕ ｓｔ ｎ， ａ ｓ ｓ ｉｎ ｎ ａ ｏ ｎ ｄ ｌｓ ｅ ｘ ｅｉ Ｔ ｍｅ ｔ ｃ ｒ ｆ ａ ｅ ｔ ｅ ｙ ｔｍ ｅ ｌ ｓ ｉ ｇ ａ ｑ ｉｉ ｏ ｔ ｎ ｍｉｓｏ ａ ｄ ｔｉ ｚ ｉ ｒ
基于FPGA的红外图像实时采集系统设计与实现
基于FPGA的红外图像实时采集系统设计与实现摘要：随着红外图像在军事、航天、安防等领域的广泛应用，对红外图像的实时采集和处理需求越来越高。
本文基于FPGA设计并实现了一个红外图像实时采集系统，通过系统硬件框架、图像采集流程设计以及软硬件协同优化等方面的探究，实现了高效、稳定的红外图像实时采集和传输，为相关领域的探究和应用提供了重要支持。
一、引言红外图像技术是一种利用物体发射的红外辐射进行成像分析的技术，具有透过阴郁、烟雾等不利环境的能力。
它在军事、航天、安防等领域具有重要应用价值。
红外图像的实时采集和处理对于这些领域的探究和应用至关重要，然而传统的红外图像采集系统存在采集速度慢、波动大、传输距离限制等问题。
因此，设计并实现一种基于FPGA的红外图像实时采集系统具有重要意义。
二、系统框架设计基于FPGA的红外图像实时采集系统主要由硬件和软件两个部分组成。
硬件部分包括红外探测器、FPGA开发板、存储器、图像传输模块等；软件部分主要包括图像采集控制程序和数据处理程序。
硬件框架设计接受分层结构，分为红外图像采集层、控制层、存储层和传输层四个部分。
红外图像采集层包括红外探测器和模拟-数字转换电路，负责将红外辐射信号转换为数字信号。
控制层包括FPGA芯片和时钟控制电路，负责采集信号的控制和同步。
存储层包括高速存储器和图像缓存，负责暂存采集到的红外图像数据。
传输层包括数据传输电路和网络接口，负责将采集到的图像数据传输到外部设备。
三、图像采集流程设计图像采集流程是指将红外图像转换为数字信号并存储的过程。
在红外图像采集层，红外探测器将红外辐射信号转换为模拟信号，经过模拟-数字转换电路转换成数字信号。
在控制层，FPGA芯片控制采集信号的采样频率和位宽，通过时钟控制电路实现同步。
在存储层，高速存储器负责将采集到的图像数据暂存起来，图像缓存则将暂存的图像数据进行处理和压缩。
在传输层，数据传输电路将处理和压缩后的图像数据传输到外部设备。
基于FPGA的高速图像数据采集存储系统设计
Ｐ ｌ Ａ Ｒ Ｔ Ｓ ＆ Ａ Ｐ Ｐ 器 Ｌ Ｉ Ｃ Ａ Ｔ ｌ Ｏ 应 Ｎ 用 Ｓ ｊ ！ ￣ Ｉ 譬 ｌ ■
【 本文献信息】邸丽霞， 张彦军， 洪应平 ．基于 Ｆ Ｐ Ｇ Ａ的高速 图像数据采集存储系统设计［ Ｊ ］ ． 电视技术， ２ ０ １ ３ ， ３ ７ （ １ ３ ）
基于T35F324的FPGA开发板图像采集显示系统方案
基于T35F324的FPGA开发板图像采集显示系统方案1.前言个人觉得易灵思的TriOn系列比钛金系列FPGA,就目前而言，更适合做图像显示相关应用，以T35和巨60为例，主要原因如下表所示：易灵思如果专注图像细分领域，毕竟大部分客户还是用DDR和MIPI,因此我觉得钛金系列的架构真的脑袋被驴踢了，DDR和MIP1用硬核才是正确的选择！另外，钛金系列FPGA相对推出时间不够，目前IP也不成熟。
以T35为例，DDR硬核IP在EfinityInterface中直接可以调用DDRIP并设定相关参数，但是钛金系列Ti60还没有包含到工具链中，这让拿不到一手资源的FPGAer就很尴尬，虽然可以理解不集成到IDE中，可以更快的迭代前提不成熟的版本。
M1P1TX/RX 接口，山谷0.8mm40P 接口如上图所示，T35F324的FPGA 开发板，我都做了快半年了，一直没有做一个基于视频图像的像样点的DCm0,甚是惭愧。
为了给当下煎熬的大家送点福利，我打算分2步走，如下：DVP 相机+DDR3+1VDS-1CD 实时显示系统 MIPI 相机+DDR3+1VDS-1CD 实时显示系统前者更关注DDR3硬核、1VDSTX,以及进行并口相机的配置与图像采集，完成实时图像采集、缓存、显示系统；后者则借用1）的基础，更关注MIP1相机的开发，进一步把易灵思FPGA 进行图像采集的优势，发挥一下。
当然这过程肯定还是有不少的坑，有些坑只有自己趟过，才有发言权。
底板串口DC3-40用户接口，兼容兼容@01⑥MT拨动开关BMW 0V5生0等模MIP1摄像头Jr兼容树莓派rOV5640 Efint FPQABOa1Q CraZyfpg>iomEfin1tyT3SF324-Cor∙V1.1一«... M2X>S12202305152.FPGA设计详解言归正传，我们开始干正事：基于T35的摄像头采集、存储、显示系统的介绍。
基于FPGA的MIPI CSI-2图像采集系统设计
系统使 用的图像传感器是 ０ Ｖ ５ ６ ４ ０ ， 该Ｃ Ｃ Ｄ分辨率高 达５ Ｍ 像素 ，提供 两通道 Ｍ Ｉ Ｐ Ｉ 数据传 输 ［ ３ １ 。系统使 用的 图１ ＭＩ Ｐ Ｉ ＣＳ Ｉ 一 ２图 像 采 集 系统 框 图 Ｆ Ｐ Ｇ Ａ为 ｘ ｉ ｌ ｉ ｎ ｘ的 Ｓ ｐ ａ ｒ ｔ ａ ｎ 一 ６ ， 型号 为 Ｘ Ｃ ６ Ｓ Ｌ Ｘ ４ ５ ， 该 系列 的 ＭＩ Ｐ Ｉ 接 口有低功耗和 高速两种 工作模式 ，低 功耗模 Ｆ Ｐ Ｇ Ａ拥有业界 领先 的系统 集成能 力 ， 同时为成本敏 感型 式下 的 电平 为 ０ — １ ． ２ Ｖ， 可直 接接 到 Ｆ Ｐ Ｇ Ａ的 Ｉ ／ Ｏ 口， 只需 应用 带来 了低 风险、 低成 本和低功耗 的最佳平衡 。 把 接 口电平配置成 Ｌ Ｖ Ｃ Ｏ ＭＳ １ ． ２ Ｖ， 高速模 式下的 电平标准
本 文 阐述 如何 在 Ｆ Ｐ Ｇ Ａ上 进 行 ＭＩ Ｐ Ｉ Ｃ Ｓ Ｉ 一 ２接 口设 计， 实现高清 摄像头数据采集、 显示、 接 口转换 ， 把Ｍ Ｉ Ｐ Ｉ 接 口摄像头应用 到更广 泛的其他 电路系统 中 ，加快 系统开 发， 节省成本 。 １ 系统设计 原理 Ｍ Ｉ Ｐ Ｉ Ｃ Ｓ Ｉ 一 ２图像 采集 系统 如图 １ 所 示 ，整个 系统 由 Ｃ Ｃ Ｄ图像传感 器 、 Ｆ Ｐ Ｇ Ａ 、 Ｄ Ｄ Ｒ、 Ｆ Ｌ Ａ Ｓ Ｈ 存储器 组成 。Ｃ Ｐ Ｕ 使用 Ｓ Ｏ Ｐ Ｃ， Ｃ Ｃ Ｄ驱 动模 块 、 Ｕ Ｓ Ｂ驱 动模 块 、 Ｌ Ｃ Ｄ驱 动 模 块、 Ｄ Ｄ Ｒ管理模块等在 Ｆ Ｐ Ｇ Ａ内部设计。 Ｃ Ｃ Ｄ图 像传 感 器 经 光 电转 换 ，把 采 集 到 的 图像 经 ＭＩ Ｐ Ｉ 接 口传 到 Ｆ Ｐ Ｇ Ａ， Ｆ Ｐ Ｇ Ａ解 码 后把 图像 存 储在 Ｄ Ｄ Ｒ， 后 分两 路输 出， 一路送 到 Ｌ Ｃ Ｄ显示屏实时显示 ， 另一路转 换成 Ｕ Ｓ Ｂ接 口输 出。 ２ 软硬件设计 ２ ． １硬件设计
基于FPGA的图像采集系统设计与实现
基于FPGA的图像采集系统设计与实现作者：陈法领、罗海波发布时间：2009-03-101、引言视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。
图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等各个领域都有着广泛的应用[1]。
本文介绍了一种基于FPGA的图像采集系统，用户可以根据需要对FPGA 内部的逻辑模块和I/O模块重新配置,以实现系统的重构[1][2]；而且采用这种设计方案,便于及时地发现设计中的错误,能够有效地缩短研发时间，提高工作效率。
2、系统的总体框架和工作原理整个系统主要分为四个模块：视频解码模块、视频编码模块、存储器模块和FPGA核心控制模块，系统总体框架如图1所示。
图1 系统的总体框图其中FPGA实现的主要功能有：视频编解码器件的初始化，视频图像的采集存储以及将采集的图像数据通过视频编码芯片送到监视器上显示。
系统的工作原理为：系统上电后，FPGA通过FLASH中的程序对完成视频解码和编码芯片的初始化配置；在接到视频AD转换的中断信号后，FPGA将转换的数字图像数据传送到SRAM保存；一帧图像转换结束后FPGA再将SRAM中的数字图像传递给视频编码芯片以便在监视器上显示，同时开始控制下一帧图像的采集。
3、硬件电路设计3.1 AD和DA转换模块本系统采用的视频编解码芯片是ADV7181和ADV7177，下面分别介绍AD和DA转换器件的硬件电路设计。
3.1.1 AD转换模块ADV7181系统是AD公司推出的一款视频解码芯片[3]，它具有如下特点：I2C总线接口，6通道模拟视频输入，支持NTSC、PAL、SECAM视频制式，支持多种模拟输入格式和多种数字输出格式。
本系统中选用其中的通道1作为PAL制CVBS视频输入，数据输出可根据需要采用8位或16位的格式输出。
基于FPGA的图像的采集与显示
基于FPGA图像的采集与显示学生姓名：学生学号：院（系）：电气信息工程学院年级专业：指导教师：助理指导教师：二〇一五年五月摘要随着科技社会的飞速发展，数字图像采集与处理系统在科学研究、工业生产，日常生活等众多领域得到越来越广泛的应用，具有广阔的应用前景和研究价值。
在今天，具有图像显示功能的电子产品越来越多，由可视电话、数码相机，ipad 等消费电子产品到门禁系统、数字视频监视等工业控制以及安防产品，处处显示着数字图像采集与处理系统的重要性。
而针对于图像的采集与处理ARM、DSP、FPGA各有所长，其中FPGA的并行高速精确的处理在通信领域、图像处理、大屏显示等方面有着得天独厚的优势。
基于FPGA可编程器件的可编程特性，采用FPGA进行设计的图形采集系统有良好的可扩展性和相对稳定的硬件结构，利用软件编程和硬件逻辑电路来实现图像采集的软件算法，在很大程度上能够提高图像识别速度和系统的体积，大大节约了生产成本。
本次设计利用OV（OmniVision）公司生产的CMOS 7670摄像头进行图像的的采集以及简单的处理，Hynix公司的SDRAM芯片H57V2562GTR—75C做图像的临时存储，FPGA芯片采用的是Altera公司旗下的Cyclone系列芯片第四代产品EP4CE6F17C8N，利用其并行高速精确的优势实现640*480*60fps，每秒共30M带宽的VGA显示。
此次设计的目的是为了将数字图像采集与显示等功能集成在一块单板上。
利用本系统的电路板对图像进行采集、缓存以及通过VGA实现实时显示，在使用过程中摄像头能够正常实现图像采集，SDRAM能够顺利完成图像的存储与读取，FPGA芯片以及程序能够保证整个系统正常运行，并且在VGA显示时图像没有错位和乱码的产生。
关键词图像的实时采集与显示，FPGA，VGA显示ABSTRACTWith the rapid development of science and technology society, the digital image acquisition and processing system in scientific research, industrial production, daily life and so on many fields more and more widely used, has a broad application prospect and research value.Today, which has the function of image shows more and more electronic products, by video phone, digital camera, the consumer electronics products such as the entrance guard system, industrial control, such as digital video surveillance and security products, shows the importance of digital image acquisition and processing system.And for image acquisition and processing of ARM, DSP, FPGA strengths, including the FPGA parallel high-speed precise processing in the field of communication, image processing, display, etc, has a unique advantage.Based on the FPGA programmable features of programmable devices, using FPGA to design the graphic collection system has good scalability and relatively stable hardware structure, software programming and hardware logic circuit is used to realize image acquisition software algorithms, in the very great degree can improve the recognition speed and the volume of the system, greatly saves the cost of production.This design using the OV (OmniVision) company produces 7670 CMOS camera image acquisition and processing, simple Hynix SDRAM chip H57V2562GTR - 75 c for temporary storage of the image and the FPGA chip USES Altera company's fourth generation product EP4CE6F17C8 Cyclone series chip, using the advantage of its parallel high-speed precise realization of 640 * 480 * 60 FPS,VGA display, a total of 30 m bandwidth per second.The purpose of this design is to integrate the function such as digital ima ge acquisition and display on a single board.The circuit of this system is used to analyse the image acquisition, caching, and through the VGA display in re al time, in the process of using normal camera is able to achieve image acqui sition, SDRAM would be able to complete the image storage and read, the FP GA chip, and procedures to ensure the normal operation of the whole system, and when the VGA display image without dislocation and garbled.Key words image real-time acquisition and display, the FPGA, VGA display目录摘要 (I)ABSTRACT................................................................................................................................. I I1 绪论 (1)1.1 课题背景 (1)1.2 国内外研究现状、水平 (1)1.3 图像采集技术的发展趋势 (2)2 方案论证与选择 (4)2.1 系统方案设计 (4)2.2 系统方案选择 (5)2.3 本课题的技术指标及主要任务 (5)3 系统的硬件设计 (7)3.1 系统原理及设计框图 (7)3.2 FPGA 芯片的选择与其性能分析 (7)3.1.1 FPGA概述 (7)3.1.2 Cyclone系列芯片介绍 (7)3.3 FPGA 最小系统设计 (10)3.3.1 复位电路设计 (10)3.3.2 内部时钟与外部时钟设计 (11)3.3.3 JTAG下载接口及其保护电路设计 (12)3.4 摄像头的选择及其性能分析 (13)3.4.1 OV7670摄像头 (13)3.4.2 摄像头功能框图 (14)3.4.3 摄像头模块 (16)3.5 SDRAM的选择及其性能分析 (17)3.6 VGA接口设计 (19)4 系统的软件设计 (22)4.1 Verilog编程语言介绍 (22)4.2 整体设计思想 (22)4.3 系统主要结构框图以及功能介绍 (23)4.4 SDRAM工作状态机设计 (24)5 仿真设计与波形 (25)5.1 Quartus开发工具的简介 (25)5.2 逻辑分析仪介绍 (26)5.3 逻辑分析仪捕获波形展示 (27)5.4 效果图展示 (28)结论 (29)参考文献 (30)附录A：原理图模块展示 (31)附录B：程序代码 (35)致谢........................................................................................................... 错误！未定义书签。
基于FPGA的CMOS图像传感器采集系统设计
式下 信号强度 匹 配 ， 在更 新 窗 口起 始位 置 与 窗 口大
小信 息的 同时 ， 还必须 同时更 新积 分 时 间参 量 Ｉ Ｔ Ｎ～ ＴＭＥ及模拟放 大倍 数 Ｇ Ｉ Ｉ Ａ Ｎ＜３ ０＞调 整 。 由于更 ： 新后 状态控 制 寄 存器 数 据 即刻 有 效 ， ＩＩ－ ６ ０ 而 Ｂ Ｓ － ６０
位置 信息后 丢弃 ， 而不 向后 端输 出 ， 以简化 后续 数据
处理模 块 复杂度 。
２０ ０ ９年 １ ０月 ２ ３日收到
福建省青年人才创新项 目（ ０ ８ ３７ ） ２０ Ｆ０ ８
２ Ｉ Ｉ－６ ０ Ｂ Ｓ－ ６ ０图像获取模块
Ｃ Ｓ图像 传感 器 ， 用 Ｆｌ ａｔｙ的 ＩＩ４ ＭＯ 选 ｉＦｃ ｒ ｌ ｏ ＢＳ—
调研 ，ＭＯ 感光 阵列在 ２００× ０ 元左右 ， 满 Ｃ Ｓ （ ２００像 ３ 其
１ Ｃ Ｓ图像采集系统组成 ＭＯ
Ｉ
Ｉ 控制 信号 ．
・ ｔ
Ｌ
驱 动 信 号—＿ Ｊ
鼠
理 系统
处
屏输 出模式 下 帧频都 不 大 于 ３Ｈ 。Ｃ ＳＡ Ｓ具 有 ０ ｚ ＭＯ Ｐ
３ 期
曾桂英 ， ： 于 Ｆ Ｇ 等 基 Ｐ Ａ的 Ｃ Ｓ图像传感器采集 系统设计 ＭＯ
基于FPGA与CIS的高速高精度图像采集系统
０ 引
言
本 系统是基 于 大幅 面 的工 程扫 描 仪 而研 制 的 ， 由一 条
有 ３ ６个 模 拟 通 道 ，２ ０个 ｐ ｉ Ｃ Ｓ 图 像 传 感 器 ， ２个 １０ ｄ的 Ｉ １
数 据采 集是数 字信 号处理 过程 中的一 个重要 环 节 。接 触式 图像传 感器 （ ｏ ｔｃ ｇ ｅ ｓｒ Ｃ Ｓ ， 继 Ｃ Ｄ之 Ｃ ｎａｔ ｍａ ｅＳ ｎ ｏ ， Ｉ） 是 Ｉ Ｃ 后 于近几年 来研究 和开 发 的光 电耦 合器 件 。它 的工 作原 理
和功能 效果 与 Ｃ Ｄ 相 似 ， 与 Ｃ Ｄ 相 比 ， 具有 体 积 小 、 Ｃ 但 Ｃ 还 价格低 、 装方 便 等 优 点 。另 外 ， Ｉ 安 Ｃ Ｓ的 集 成 度 高 ， 大 器 放
ｅ ｐ ｒ ｎ ｓｓ ｏ ｔａ ｈ ｐ ｅ ｏ ｓｑ ｉｋ ｙｕ Ｏ １ ｍ／ ，ｈ ｎｍｕ ａ ｅ ｔｒ— ｉｍｅｅ ｐｔ ０ｂ ｈ ｌ－ｈ ｃ ｉｇ ｘ ｅｉ ｔ ｈ ｗ ｈ ｔ ｅｓ ｅ ｄｃ ｍｅ ｕｃ ｌ ｐｔ ２ ｓ ｔ ｅｍｉｉ ｍ ｐ ｒｕ ｅｄａ ｔｒｕ Ｏ３ ｔ ｏｅｃ ｅｋｎ ｍｅ ｔ ｍ， ｅｒ ｒｂ ｌｗ ． ％ ． ｒｏ ｅｏ ０ ５
Ｗ ａ ｕ ｎｇ Ｙｅ Ｙ ｕ ａ Ｃｈｅ ｎｇ ｉ ｇ Ｓｈｅ Ｇａ ｏ Ｃｈｅ ｅ ｏｎ ｎｇ Ｘ ｄｏ ｔ ｎｇ ｎ Ｄｏ ｍ ｎ ｎ ｎｓ ｎｇ ｎ Ｚｈ ｎｌ ｇ
（ ｃ ｏ ｌｏ Ｓ ｈ ｏ ｆ Ｏｐｔ － ｌ ｃ ｒ ｎ ｃ Ｉ ｆ ｒ ｔ ｏ ｅ ｅ ｔ ｏ ｉ ｎ ｏ ｍａ ｉ ｏｎ，Ｕ ｎ ｖ ｒ ｉｙ ｏ ｅ ｔ ｏ ｉ ｉｎｃ ｎ ｃ ｎ ｌ ｇ ｆＣｈ ｎ Ｃｈ ｎ ｄｕ ６ ０ ５ ） ｉ ｅ ｓ ｔ ｆＥｌ ｃ ｒ ｎ ｃ Ｓｃｅ ｅ ａ ｄ Ｔｅ ｈ ｏ ｏ ｙ ｏ ｉ ａ， ｅ ｇ １ ０ ４
基于FPGA的高速图像采集存储系统设计
中 图分 类 号 ： ２ ４ ＴＰ ７ 文 献 标 志码 ： Ａ
Ｄｅ ｉ ｎ ｏ ｇ Ｓ ｅ ｍ ａ ｅ Ａｃ ｕｉｉｉ ｎ ａ ｄ ｔ ｒ ｇ ｓｅ Ｂａ ｅ ｎ ＦＰＧＡ ｓｇ ｆ Ｈｉ ｈ ｐｅ ｄ Ｉ ｇ ｑ ｓｔｏ ｎ Ｓ ｏ ａ ｅ Ｓｙ ｔ ｍ ｓ ｄ ｏ
ｍｏ ｕ ａｉａ ｉｎ ｄ ｓ ｎ， ｉ ｇ ｏ ｇ ｓ ａ ｅ ｓ ｃ ｃ ｅ ｍｅ ｒ ｎ ｗｏ ｐ ａ ｅ ｐ ｇ ｒ ｇａ Ｆ ａ ｈ ｓｏａ ｅ ｔ ｃ ｎ ｌｇ ，ａ ｄ ａ — ｄ ｌｒｚ ｔ ｅ ｉ ｐ ｎ ｐ ｎ ｅ ｍｌ ｓ ａ ｈ ｍｏ ａ ｄ Ｔ — ｌｎ ａ ｅ ｐ ｏ ｒ ｍ ｌｓ ｔｒ ｇ ｅ ｈ ｏｏ ｙ ｎ ｃ ｏ ｇ ｙ ｑ ｉ ｍａ ｅ ａａ ｗｈｃ ｄ ｃ ｄｎ ｂ ｉｅ ｅ ｏ ｅ ｈ ｐ ｆｏ ｈ ｇ ｐ ｅ ＣＤ ｃ ｍｅａ ｈ ｅ ｉｎ ｃ ｏ ｌ ｈ ｓ ｈ ｕ ｒ ｉ ｇ ｄ ｔ ｉｈ ｅ ｏ ｉ ｇ ｙ ｖｄ ｏ ｄ ｃ ｄ ｃ ｉ ｒ ｍ ｉｈ ｓ ｅ ｄ Ｃ ａ ｒ ．Ｔ ｅ ｄ ｓｇ ａ ｃ ｍｐ ｉ ｅ ｔｅ ｅ ｓ ｃ ｐ ｕ ｅ ａ ｄ ｓｏ ａ ｅ ｏ ｉｈ ｓ ｅ ｄ ｉ ｇ ，ｎ ｔ ｉ ｓ ｒ ｓ ｔ ｅ ｒ ｌ ｂ ｌ ｙ ａ ｄ ｒ ａ —ｉ ｒｐ ｒ ｆｔ ｅ ｉ ｇ ａａ ｄ ｒ ｇ ａ ｔｒ ｎ ｔ ｒｇ ｆ ｈｇ ｐ ｅ ｍａ ｅ ａ ｄ ｉ ｎ ｕ ｅ ｈ ｅｉ ｉ ｔ ｎ ｅ ｌ ｔ ａ ｉ ｍｅ ｐ ｏ ｅ ｔ ｏ ｈ ｍａ ｅ ｄ ｔ ｕ ｎ ｙ ｉ ａ ｑ ｉ ｎ ，ｔａ ｓｅｒｎ ｎ ｔｒｎ ｈ ｍ．Ｔ ｉ ｓ ｓｅ ｃ ｕ ｄ ｒ ａ ｎ ｅ ｈ ｓ ｍａ ｅ ｄ ｔ ｒ ｍ ｌ ｓ ｙ Ｕ Ｂ ． ｏ ｔ ｃ ｕｒ ｇ ｒ ｎ ｆ ｒ ｇ ａ ｄ ｓｏ ｇ ｔ ｅ ｉ ｉ ｉ ｈ ｓ ｙ ｔｍ ｏ ｌ ｅ ｄ ａ ｄ ｇ ｔ ｔ ｅ ｅ ｉ ｇ ａａ ｆｏ Ｆ ａ ｈ ｂ Ｓ ２０ ｐ ｒ ａ ｄ ｗ ｌ ｅ ｔｒ ｄ ｎ ｏｍａｉｎ ｐ ｏ ｄ ｄ ｔ ｈ ｇｏ ｎ ｏ ｕｅ ｎ ｄ ｓ ｌｙ ｌ ａ ｉ ｅ ｏ ｉｔ ｒ ｂ ｈ ｃ ｍｐ ｔ ｒ ｎ ｉ ｂ ｓｏｅ ｉｆ ｒ ｔ ｕ ｌ ａ ｅ ｏ ｔ ｅ ｒｕ ｄ ｃ ｍｐ ｔｒ ａ ｄ ｉｐ ａ ｃｅ ｒ ｖ ｄ ｏ ｒ ｐ ｃ ｕ ｅ ｙ ｔ ｅ ｏ ｕ ｅ ｌ ｏ ｓｆｗ ｒ ．Ｔ ｅ ｒ ｓ ｌ ｈ ｗ ｈ ｔ ｈ ｓ ａ ｑ ｉｉ ｏ ａ ｄ ｓｏ ａ ｅ ｓ ｓｅ ｃ ｕ ｄ ｇ ｔ ｅ ａ ｔ ｉ ｇ ａａ ｎ ｔ ｐ ｉ ｅ ｓ ｗ ｔ ｏｔ ａ ｅ ｈ ｅ ｕｔ ｓ ｏ ｔ ａ ｓ ｔｉ ｃ ｕ ｓｔ ｎ ｎ ｔ ｒｇ ｙ ｔｍ ｏ ｌ ｅ ｘ ｃ ｍａ ｅ ｄ ｔ ａ ｄ ｉ ｍｖｄ ｄ ｉ ｉ ｈ ｐ ｅｅ ａ ｌ ｅ ｓｂ ｌ ｙ ａ ｄ ｐ ａ ｔ ａ ｉ ｔ． ｒ ｆｒ ｂｅ ｆ ａ ｉ ｉ ｔ ｎ ｒ ｃｉ ｂ ｌ ｙ ｉ ｃ ｉ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ａｂｓｔｒａｃｔ：Ａ ｈａｒｄｗａｒｅ ｓｃｈｅｍｅ ｆｏｒ ｈｉｇｈ—ｓｐｅｅｄ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＦＰＧＡ ｉｓ ｐｒｏｐｏｓｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ．Ｔｈｅ ｐｒｉｎｃｉｐｌｅ ｏｆ ｈｉｇｈ—ｓｐｅｅｄ，ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｉｓ ｄｅｓｃｒｉｂｅｄ．Ｔｈｅ ｓｙｓｔｅｍ ｄｅｓｉｇｎ ｉｓ ｆｉｎｉｓｈｅｄ ｂａｓｅｄ ｏｎ ｔｈｅ ｓｔｕｄｙ ｏｆ ｔｈｅ ｔｅｍｐｏｒａｒｙ ｓｔｏｒａｇｅ ｏｆ ｂｕｒｓｔ ｄａｔａ，ｔｈｅ ｔｒａｎｓｆｏｒｍ ｓｔｏｒａｇｅ ｏｆ ｌａｒｇｅ ｃａｐａｃｉｔｙ ｄａｔａ，ｔｈｅ ｒｅａｌ ｔｉｍｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ｈｉｇｈ—ｒｅｓｏｌｕｔｉｏｎ ａｎｄ ｈｉｇｈ ｆｒａｍｅ ｆｒｅｑｕｅｎｃｙ ｉｍａｇｅ ａｎｄ ｔｈｅ ｔｅｒｍｉｎａｌ ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ｌａｒｇｅ ｃａｐａｃｉｔｙ ｄａｔａ．Ｔｈｅ ｔｅｓｔｉｎｇ ｒｅｓｕｌｔｓ Ｏｆ ｄｅｓｉｇｎｅｄ ｈａｒｄｗａｒｅ ｓｈｏｗ ｔｈａｔ ｔｈｅ ｓｙｓｔｅｍ ｃｏｕｌｄ ａｃｑｕｉｒｅ ａｎｄ ｓｔｏｒｅ ｔｈｅ ｈｉｇｈ—ｓｐｅｅｄ ａｎｄ ｌａｒｇｅ ｃａｐａｃｉｔｙ ｄａｔａ ｆｌｏｗ，ｗｈｉｃｈ ｉｓ ｇｅｎｅｒａｔｅｄ ｂｙ ｔｈｅ ｉｍａｇｅ ｓｅｎｓｏｒ．Ｓｉｎｃｅ ｔｈｅ ＦＰＧＡ ｉｓ ｕｓｅｄ ｔｏ ｂｅ ｔｈｅ ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ．ｔｈｅ ｈｉｇｈ—ｓｐｅｅｄ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｉｓ ｓｉｍｐｌｉｆｉｅｄ ｏｎ ｉｔｓ ｈａｒｄｗａｒｅ ｓｔｒｕｃｔｕｒｅ，ａｎｄ ｔｈｅ ｓｙｓｔｅｍ ｐｅｒｆｏｒｍａｎｃｅ ｉｓ ｉｍｐｒｏｖｅｄ． Ｋｅｙ ｗｏｒｄｓ：ｈｉｇｈ—ｒｅｓｏｌｕｔｉｏｎ；ｈｉｇｈ ｆｒａｍｅ ｆｒｅｑｕｅｎｃｙ；ＦＰＧＡ
太网是建立在标准以太网基础上的一种新型高速局 域网，它可以提供１００ Ｍｂｉｔ／ｓ的通信带宽，特别适 用本设计中的高速率大容鬣数据的传输．
由于ＣＭＯＳ图像传感器最大分辨率可达ｌ ２８０× ｌ ０２４，远远超过了普通电视视频信号的最大分辨率． 要想将处理后的图像显示出来，必须使用ＶＧＡ接１３ 的电脑显示器．电脑显示器由于其输出信息量大、输 出形式多样等特点已经成为现在大多数设计的常用 输出设备，显示器采用逐行扫描显示ｒ引．
１１１９
对差分线实现高速信号传输，使信号能在差分ＰＣＢ
线对或平衡电缆上以几百ＭＢ／ｓ的速率传输．设计 中采用了低至４００ ｍＶ的电压摆幅和大约３．５ ｍＡ 的低电流驱动输出，加之差分对线的共模抑制功能，
ＬＶＤＳ具有低噪声和低功耗的优点∞］．
高速摄像系统需要传输的图像数据为１ ２８０Ｘ １ ０２４，帧频为５００ Ｈｚ，为满足实时传输的要求，需要
高速摄像机（一般指帧频在１００帧／ｓ以上）在 军事领域具有广泛的应用’１］．
在高速图像采集系统中，接收机瞬间收到大量 数据，要对这样海量的迸发数据进行处理和分析，必 须通过高速摄像机采集图像数据．由于在高分辨率 图像处理系统中，数据量十分庞大，因此对硬件处理 器的实时处理速度要求很高，需要合理设计硬件电 路，满足系统分辨率及图像帧速率的要求．
２高分辨率、高速图像采集系统设计
２．１迸发数据暂时存储 目标的运动图像信息通过光学系统进入图像传
感器，图像传感器片内的模数转换器（ＡＤＣ）将模拟 信号转换成数字信号传送到ＦＰＧＡ控制单元．由于 图像传感器输出１０路１０ ｂｉｔ宽的数据，时钟频率为 ６６ ＭＨｚ，由此将产生１００ ｂｉｔ×６６ ＭＨｚ（约为０．８２５ ＧＢ／ｓ）的数据量，如此快速的数据量即所谓的迸发 数据流无法用硬盘直接存储，需要将它暂时存储在 内存条（ＤＤＲ２ ＳＤＲＡＭ）中．通过ＦＰＧＡ访问 ＤＤＲ２ ＳＤＲＡＭ存储器控制大容量迸发数据的读、 写、刷新等时序操作．
第３０卷第９期
北京理工大学学报
２０１０年９月Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ｂｅｉｊｉｎｇ Ｉｎｓｔｉｔｕｔｅ ｏｔ Ｔｅｃｈｎｏｌｏｇｙ
Ｖ０１．３０ Ｎｏ．９ Ｓｅｐ．２０１０
基于ＦＰＧＡ的高速图像采集系统
张彦梅， 柴芳娇
（北京理工大学信息与电子学院。北京 １０００８１）
摘 要：提出了一种基于ＦＰＧＡ的高速图像采集系统硬件方案．论述了高速、高分辨率图像采集系统的工作原理，
本文中采用硬件描述语言实现ＦＰＧＡ对图像 采集系统的逻辑设计及控制，图３为截取的几段时 序仿真结果，图４所示为传感器帧时序．
万方数据
图３仿真结果 Ｆｉｇ．３ Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ
１１２０ ＲＯＷ．．．ＡＤ Ｒ［０：９］ｊ窭）北 Ｃ二京理 ｊ二工×大二学］学二报）［二互＝Ｘ砸［ｊ匝］圃［二日第 （３０卷
由于ＤＤＲ２ ＳＤＲＡＭ一旦掉电，数据就会全部 丢失，因此需要将存储在ＤＤＲ２ ＳＤＲＡＭ中的大容 量数据转发到可以永久保存数据的存储器中，本文 采取大容量数据转存技术实现对ＤＤＲ２ ＳＤＲＡＭ中 数据的永久保存．
本文中选用掉电后仍可保持数据且加电后可以 实现现场可擦除、可编程的Ｆｌａｓｈ来存储大容量的 数据．采用１ ＧＢ／片×４片的超大容量与非 （ＮＡＮＤ）结构的Ｆｌａｓｈ芯片接收转发的图像数据． ＮＡＮＤ结构的Ｆｌａｓｈ容量大、回写速度快、芯片面 积小，而ＮＡＮＤ结构能提供极高的单元密度，并且 写入和擦除的速度也很快，适于高密度数据的存储．
ＳＤＲＡＭ
ＤＱＳ［０：８］．
ＤＩＩ［０：８ Ｊ．
ＲｓＴ
图２ ＤＤＲ２ ＳＤＲＡＭ和ＦＰＧＡ接口协议 Ｆｉｇ．２ Ｐｒｏｔｏｃｏｌ ｏｆ ＤＤＲ２，ＳＤＲＡＭ ａｎｄ ＦＰＧＡ ｉｎｔｅｒｆａｃｅ
采用了多块Ｂａｎｋ存储器结构和突发模式，每一个 Ｂａｎｋ通过行列来寻址．列地址空间对应一页的存 储器空间．
中图分类号：ＴＰ ７５２
文献标志码：Ａ
文章编号：１００１—０６４５（２０１０）０９—１１１７一０４
Ａ Ｈｉｇｈ—Ｓｐｅｅｄ Ｉｍａｇｅ Ａｃｑｕｉｓｉｔｉｏｎ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＦＰＧＡ
ＺＨＡＮＧ Ｙａｎ—ｍｅｉ。 ＣＨＡＩ Ｆａｎｇ—ｊｉａｏ （Ｓｃｈｏｏｌ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｂｅｉｊｉｎｇ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｂｅｉｊｉｎｇ １０００８１，Ｃｈｉｎａ）
从迸发数据暂存、大容量数据转存、高解析度、高帧频图像的实时传输及大容茸数据终端传输等内容的研究完成了 系统设计．对硬件电路的测试结果表明，该系统能够对图像传感器产生的高速大容量数据流进行采集存储，以ＦＰ—
ＧＡ为核心处理器设计的高速图像采集系统大大简化了系统硬件结构，提高了系统可靠性．
关键词：高分辨率；高帧频；ＦＰＧＡ
万方数据
北京理工大学学报
第３０卷
Ｆｉｇ．１
图１ 高速图像采集系统原理框图 Ｐｒｉｎｃｉｐｌｅ Ｄｉａｇｒａｍ ｏｆ ｈｉｇｈ－ｓｐｅｅｄ ｉｍａｇｅ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ
内部构建ＣＭＯＳ图像传感器的驱动模块，产生 ＣＭＯＳ工作所需的驱动信号．数字化的图像数据一 路通过ＦＰＧＡ控制传送到ＤＤＲ２ ＳＤＲＡＭ存储器 暂时存储，然后再通过嵌入式主板送往ＰＣ机进行 进一步的处理和数据分析；另一路的图像数据合成 为ＶＧＡ信号，通过ＬＶＤＳ差分传输实时的信号送 到显示器进行监控．
３ 仿真结果
在高速图像采集系统中，ＦＰＧＡ是核心控制器 件，由它控制所有的外围芯片，ＦＰＧＡ具有密度高、 速度快、带宽高和通用性强的特点，非常适合高速系 统的设计要求［７］．ＦＰＧＡ的选型主要考虑芯片的规 模（片内ＲＡＭ大小、逻辑单元数等），用户Ｉ／０的个 数以及电平兼容等问题．根据设计要求，选用Ａｌ— ｔｅｒａ公司ＳｔｒａｔｉｘＩＩ系列的ＦＰＧＡ，其内部使用了先 进的设计构架，包括自适应逻辑模块（ＡＬＭ）、逻辑 阵列块（ＬＡＢ）、ＴｒｉＭａｔｒｉｘ存储器、外部存储器接口 以及数字信号处理（ＤＳＰ）模块．
ＲＯＷ＿ＳＴＲＴ Ｎ——］厂——］厂——］厂—一 ］广——］厂——］广——］厂——］厂——］Ｉ ＲＯＷ＿ＤＯＮＥ Ｎ——————］厂——］厂—一 ］广——］厂——］厂——］厂——］厂——］ｌ
ＬＤ＿ＳＨＦｒ＿＿Ｎ
Hale Waihona Puke ００ｎ０
８
０
ＤＡＴＡ＿ＲＥＡＤ．．ＥＮ．．Ｎ
作者从迸发数据暂时存储，大容量数据转存，高 解析度、高帧频图像的实时传输，大容量数据终端传 输与显示几个方面进行系统设计．
１ 高分辨率、高速图像采集系统工作 原理
高分辨率、高速图像采集系统原理框图如图１ 所示，由图像传感器（ｉｍａｇｅ ｓｅｎｓｏｒ）、ＦＰＧＡ、内存条 （ＤＤＲ２ ＳＤＲＡＭ）、Ｆｌａｓｈ存储器、ＦＲＡＭ、低电压差 分信号（ＬＶＤＳ）、嵌入式主板、以太网等模块组成．
６５５．３６／１９８＝３．３１．
（３）
因此应选用４片ＬＶＤＳ芯片并行输出．
２．４大容量数据终端传输与显示
为了便于用户终端对所得图像数据进行后续处 理，ＦＰＧＡ通过ＩＳＡ总线接口与嵌入式主板相连，
待迸发过程和转存操作结束，通过嵌入式系统的以
太网接口，将内存条指定地址段中的数据通过以太
网传输至用户ＰＣ上． 为传输大容量数据，选用百兆以太网．百兆以