计算机组成原理_阵列乘法器的设计

相关主题
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

沈阳航空航天大学

课程设计报告

课程设计名称:计算机组成原理课程设计课程设计题目:阵列乘法器的设计与实现

院(系):计算机学院

专业:计算机科学与技术

班级:

学号:

姓名:

指导教师:

完成日期:2014年1月10日

目录

第1章总体设计方案 (1)

1.1设计原理 (1)

1.2设计思路 (2)

1.3设计环境 (3)

第2章详细设计方案 (3)

2.1总体方案的设计与实现 (4)

2.1.1总体方案的逻辑图 (4)

2.1.2器件的选择与引脚锁定 (4)

2.1.3编译、综合、适配 (5)

2.2功能模块的设计与实现 (5)

2.2.1一位全加器的设计与实现 (6)

2.2.2 4位输入端加法器的设计与实现 (7)

2.2.3 阵列乘法器的设计与实现 (10)

第3章硬件测试 (13)

3.1编程下载 (13)

3.2 硬件测试及结果分析 (13)

参考文献 (15)

附录(电路原理图) (16)

第1章总体设计方案

1.1 设计原理

阵列乘法器采用类似人工计算的方法进行乘法运算。人工计算方法是用乘数的每一位去乘被乘数,然后将每一位权值对应相加得出每一位的最终结果。如图1.1所示,用乘数的每一位直接去乘被乘数得到部分积并按位列为一行,每一行部分积末位与对应的乘数数位对齐,体现对应数位的权值。将各次部分积求和,即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。

为了进一步提高乘法的运算速度,可采用大规模的阵列乘法器来实现,阵列乘法器的乘数与被乘数都是二进制数。可以通过乘数从最后一位起一个一个和被乘数相与,自第二位起要依次向左移一位,形成一个阵列的形式。这就可将其看成一个全加的过程,将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果,假设被乘数与乘数的位数均为4位二进制数,即m=n=4,A×B可用如下竖式算出,如图1.1所示。

X 4 X

3

X

2

X

1

=A

× Y

4 Y

3

Y

2

Y

1

=B

X

4Y

1

X

3

Y

1

X

2

Y

1

X

1

Y

1

X

4Y

2

X

3

Y

2

X

2

Y

2

X

1

Y

2

X

4Y

3

X

3

Y

3

X

2

Y

3

X

1

Y

3

(进位) X4Y4 X3Y4 X2Y4 X1Y4

Z

8 Z

7

Z

6

Z

5

Z

4

Z

3

Z

2

Z

1

图1.1 A×B计算竖式

X

4 ,X

3

,X

2

,X

1

,Y

4

,Y

3

,Y

2

,Y

1

为阵列乘法器的输入端,Z

1

-Z

8

为阵列乘法器

的输出端,该逻辑框图所要完成的功能是实现两个四位二进制既A(X)*B(Y)的

乘法运算,其计算结果为C(Z) (其中A(X)=X

4X

3

X

2

X

1

,B(Y)=Y

4

Y

3

Y

2

Y

1

C(Z)=Z

8Z

7

Z

6

Z

5

Z

4

Z

3

Z

2

Z

1

而且输入和输出结果均用二进制表示 )。阵列乘法器的总原

理如图1.2所示。

图1.2 阵列器的总原理图

1.2设计思路

(1)整体部分:阵列乘法器采用的是先逐位求解部分积,本课程设计要完成

X与Y的乘法运算(X=X

4X

3

X

2

X

1

,Y=Y

4

Y

3

Y

2

Y

1

),采用自上而下的设计方法,顶层设计

采用8输入和8输出的一个自设置芯片,芯片内部封装16个模块,构成4×4的乘法阵列,如图1.3所示,阵列的每一行送入乘数Y的每一位数位,而各行错开形成的每一斜列则送入被乘数的每一数位。

(2)单元部分:设计整体框图中的每一个细胞模块实现的功能是计算部分积和向高位的进位。

(3)仿真部分:将整个电路连接好以后即可进行仿真,用以验证设计是否

相关文档
最新文档