运放基本仿真步骤
运算放大器的设计与仿真-安超群
9、电源稳定性的判断,可以采用“巴克豪森判据”,即一个稳定的负反馈系 统需要满足的条件是在环路增益为 1时,反馈信号的相位变化小于180deg ;或当 反馈信号相位变化达到180deg 时,环路增益小于1。其数学表达式如下:
一个系统开环传递函数如果在右半平面存在极点,则系统是不稳定的。如果 只存在左半平面极点和零点,那么需要进一步在波特图中分析系统稳定性。
四、应用于DC-DC中的误差放大器
参考资料
模拟CMOS集成电路设计。毕查德.拉扎维。 模拟集成电路设计与仿真。何乐年。 CMOS模拟集成电路设计。P.E.Allen. 下载资料: CMOS运放性能参数仿真规范。 运放稳定性。 Frequency response.
谢 谢!
一、运放基础知识
? 几种常见的运放结构 ? 负反馈的基本原理 ? 运放性能指标参数
1.运放的基本结构
套筒式
折叠式
两级运放
2.负反馈基本原理
H(S)称为开环传输函数 Y(S)/X(S)称为闭环传输函数
T定义为环路增 益
增益误差是实际闭环增益与理想值偏差的百分数
例:图中的电路被设计成额定增益为 10,即1+R1/R2=10。要 求增益误差为1%,确定开环增益的最小值。
判断如下系统是否稳定?
两级运放的补偿 问题:为什么两级运放需要补偿?
密勒补偿原理:
控制零点的密勒补偿
测试原理图如下所示:
环路稳定性测试
环路增益,开环增益,闭环增益的关系? 零极点的联系?
闭合速度稳定性检查法
如何估计零极点?
实例环路稳定性分析
开环 环路
闭环
由图可知,开环 GBW 必须小于闭环 的零点,才能保证环路的稳定性。
virtuoso运放基础参数仿真方法
virtuoso运放基础参数仿真方法Virtuoso is a type of operational amplifier, also known as op-amp, used in electronic circuits to amplify weak electric signals. It is essential to understand the basic parameters of the Virtuoso op-amp in order to effectively simulate its performance and behavior in various circuit designs.Virtuoso运放是一种运算放大器,也称为运放,用于电子电路中放大弱电信号。
在有效地模拟Virtuoso运放在各种电路设计中的性能和行为之前,了解其基本参数是至关重要的。
The first basic parameter to consider when simulating the Virtuoso op-amp is the open-loop gain, which is the gain of the amplifier when there is no feedback in the circuit. This parameter is crucial in determining the overall amplification capability of the op-amp and understanding its linear behavior. To simulate the open-loop gain, one can use SPICE (Simulation Program with Integrated Circuit Emphasis) software to create a test circuit with the op-amp and measure the gain using the simulation results.模拟Virtuoso运放时首先要考虑的基本参数是开环增益,即在电路中没有反馈时放大器的增益。
cadence运放仿真-35页PPT文档资料
其它有关的菜单项(1)
Tools/Parametric Analysis
它提供了一种很重要的分析方法——参量分析的方法, 也即参量扫描。可以对温度,用户自定义的变量variables 进行扫描,从而找出最合适的值。
2019/11/14
其它有关的菜单项(2)
Outputs/To be plotted/selected on schematic
2019/11/14
Calculator的使用
Calculator是 一个重要的数 据处理工具, 可以用来仿真 电源抑制比, 相位裕度,共
模抑制比
2019/11/14
其它有关的菜单项(3)
Results菜单
2019/11/14
模拟结果的显示以及处理
在模拟有了结果之后, 如果设定的output有 plot属性的话,系统 会自动调出waveform 窗口,并显示outputs 的波形,如左图
Sweep Variable: Frequency Sweep Range :1 Hz~100M Hz 仿真完成后,点击 Result -> Direct Plot -> AC Gain&Phase 查看运放的幅频特性和相频特性
2019/11/14
仿真结果
该运放直流增益为80.9dB,单位增益带宽为82M Hz, 相位裕度为67.32deg。
2019/11/14
Analog Design Simulation菜单介绍
Session菜单
Schematic Window Save State Load State Options Reset Quit
回到电路图
2019/11/14
西工大CMOS实验课8全差分运放的仿真方法
西工大CMOS实验课8全差分运放的仿真方法一.Gm-Id 曲线仿真1.给定NMOS的宽长W=10um,L=0.5um,采用cis018.l库中model,仿真得到NMOS管的gm-Id曲线。
衬底电位0.仿真图如下:gm-Id曲线2.给定PMOS的宽长W=10um,L=0.5um,采用cis018.l库中model,仿真得到PMOS管的gm-Id曲线。
衬底电位3.3V。
仿真图如下:gm-Id曲线二.如图所示电路,采用cis018.l 库中model 设计 A VDD=1.65V ,A VSS=-1.65V VDDM=0,IDMP1=500uA IDMN1=IDMN2=50uA 问题:限制条件:Cin ≥5pF 1、写出正确的网表。
2、如何确定静态工作点?3、此电路如何实现将电流信号转换成电压信号?如何保证电路正常工作?4、仿真开环增益解:NOMS 的过驱动电压取0.3V ,PMOS 的过驱动电压取0.4V ,阈值电压均取0.7V ,因为()2n 21TH GS ox D V V L W C I -??=μ 50uA500uA 583.3,434.19-9e 9.314-e 85.8DMN2DMN1DMP1r o ro ===-=-=====I I I e C e C t t C ox P ox n ox oxox μμεεεε解得3.161633.91,29.8210321=?=??? ??=???=??? ??=??? ??=?MP MP MN MN MN MN L W L W L W L W L W L W ,1、网表如下:MP2 1 VB1 A VDD A VDD PCH3 L=1E-6 W=16.3E-6MN1 1 VB1 2 0 NCH3 L=1E-6 W=8.29E-6MP1 2 IN VDDM A VDD PCH3 L=1E-6 W=163E-6 M=40MN0 2 VB2 A VSS 0 NCH3 L=1E-6 W=91E-6MN2 A VDD 1 OUT 0 NCH3 L=1E-6 W=8.29E-6MN3 OUT VB3 A VSS 0 NCH3 L=1E-6 W=8.29E-6Cin如下:maximum nodal capacitance= 2.111E-11 on node0:vddmnodal capacitance tablenode = cap node =cap node=cap+0:1 = 95.3783f 0:2 = 5.6510p 0:avdd =14.5071p+0:avss = 509.1362f0:in=19.2273p 0:out=25.1917f+0:vb1 = 108.7357f 0:vb2= 390.2403f 0:vb3 = 34.5431f+0:vddm = 21.1067p2、确定静态工作点:通过改变Vin,观察V out的变化element 0:mp1 0:mn1 0:mn0 0:mp2 0:mn2 0:mn3 model 0:pch3.3 0:nch3.7 0:nch3.3 0:pch3.3 0:nch3.7 0:nch3.7 region Saturati Saturati Saturati Linear Saturati Saturatiid -482.1061u 72.3275u 554.4338u -72.6294u 86.6833u 86.6833u ibs 2.9120f -14.9024a -8.93E-20 8.78E-21 -14.9024a -1.50E-20 ibd 30.7536p -301.8432n -140.2780a 21.1317a -476.3502p -82.6879p vgs -1.5 1.2387 1.04 -1.65 1.6363 1.1 vds -1.239 2.7881 411.2525m -100.6906m 1.737 1.563vbs 1.65 -411.2525m 0 0 -1.563 0vth -1.38 997.1848m 823.4621m -706.0486m 1.3736 821.4963m vdsat -145.3641m 213.8544m 187.6576m -721.3657m 247.5361m 225.6300m vod -120.2468m 241.5627m 216.5379m -943.9514m 262.7101m 278.5037m beta 51.6352m 2.6402m 27.0295m 896.2115u 2.5508m 2.6651m gam eff 653.5583m 1.0839 1.0797 772.6100m 1.1167 1.0687 gm 5.7594m 488.1844u 4.1722m 68.2283u 532.9764u 517.9321u gds 6.1575u2.1537u 75.1740u 667.9622u3.0704u 1.7918u gmb 2.0017m 185.4162u 1.9434m 45.4014u 143.6472u 238.8658u cdtot 1.1392p4.1679f 51.4698f 36.6034f 4.1499f 4.5961f cgtot5.3266p 9.9288f 100.0161f 25.9245f 9.8013f 10.0505f cstot6.3843p 13.3144f 141.6930f 35.8585f 12.0378f 14.3840f cbtot 3.1052p 9.8270f 116.9513f 26.8457f 8.3305f 11.3597f cgs 4.7420p7.4805f 74.7973f 14.9395f 7.5125f 7.5479f cgd 387.1155f 1.4315f 14.5701f 11.8539f 1.4226f 1.4347f3、通过改变从端口VDDM输入的电流值,可以改变流过MN1中的电流,从而改变MN2的栅极电压,实现了改变输出电压的目的。
运放仿真方法整理
运放仿真方法整理运算放大器的仿真包括直流工作点仿真(OP)、直流扫描仿真(DC)、交流小信号仿真(AC)、瞬态仿真(TRAN)等等。
DC仿真又包括共模输入和输出范围、输入失调电压仿真;AC仿真包括开环增益、带宽、相位裕度、共模抑制比、电源抑制比等等;TRAN仿真包括大、小信号摆率、过冲、建立时间等等。
1直流扫描仿真1.1输入失调电压(V OS)仿真图1-1所示为运放输入失调电压的实际测量方法。
将运放接成单位负反馈的形式,并在正输入端加一个合适的直流电平V CM。
只要运放开环增益足够大则输出端电压即为输入直流电平加上输入失调电压。
由此可很方便地测量得到V OS。
实际CMOS运放的V OS约为mV量级,由非无限大开环增益引入的正、负输入端的压差为V CM/(1+A),因此对于增益大于10000(80dB)的运放该误差对V OS测量造成的影响可以忽略。
图1-1运放输入失调电压测量结构必须注意的是,仿真得到的V OS仅由偏置失配造成,属于系统失调。
实际运放的输入失调电压的主要影响因素为元器件失配,而仿真器中会假设所有器件完全相同,因此仿真得到的失调电压并不能准确表征实际情况。
1.2共模输入范围(ICMR)和输出摆幅(SW)仿真将运放接成如图1-2(a)所示的单位负反馈的形式,将正输入端的电压从0至V DD进行直流扫描,观察输出端的电压变化曲线,即可观察该单位缓冲器的线性范围。
在运放的线性工作区域内,直流扫描曲线的斜率为45°,即输出能够良好跟随输入;在线性范围之外,则曲线发生弯曲,如图1-2(b)所示。
(a)仿真电路结构(b)输出随输入变化曲线图1-2输入共模范围仿真用该结构仿真得到的线性范围同时受到输入共模范围和输出摆幅的限制,因此无法用该结构精确测得ICMR。
对于一般的运放,输出摆幅范围通常大于输入共模范围,故该方法能够大致预估输入共模范围。
图1-3(a)所示的反相电压放大器增益为-10。
《运放基本仿真步骤》课件
PART FOUR
设置仿真参数,如时间、频 率、电压等
建立仿真模型,包括输入、 输出、运算等模块
打开仿真软件,如MATL AB、 Simulink等
运行仿真程序,观察仿真结 果,如波形、数据等
分析仿真结果,验证设计是 否满足要求
调整仿真参数,重新运行仿 真程序,直至满足设计要求
观察输出电压波形:观察输出电压波形的 形状、幅度、频率等参数是否符合预期
观察输入电流波形:观察输入电流波形的 形状、幅度、频率等参数是否符合预期
观察输入电压波形:观察输入电压波形的 形状、幅度、频率等参数是否符合预期
观察电路参数:观察电路参数(如电阻、 电容、电感等)的变化是否符合预期
观察输出电流波形:观察输出电流波形的 形状、幅度、频率等参数是否符合预期
搭建仿真电路:根据实际需求,搭建运放电 路,包括输入、输出、反馈等部分
设置仿真参数:设置仿真时间、步长、精度 等参数,确保仿真结果的准确性
运行仿真:运行仿真,观察输出波形,分析 运放性能
调整参数:根据仿真结果,调整电路参数, 优化运放性能
保存结果:保存仿真结果,以便后续分析或 与其他人分享
PART TWO
仿真模型搭建:搭建符合实际需求的仿真 模型
参数设置:设置合理的参数值和范围
仿真结果分析:分析仿真结果,找出影响 性能的关键参数
参数调整:根据分析结果,调整关键参数值
重复仿真:重复进行仿真,直至达到满意 的性能指标
调整参数:根据仿 真结果调整参数, 如增益、带宽等
优化模型:选择合 适的模型,如 SPICE、Hspice等
,
汇报人:
CONTENTS
实验三 两级运放原理图设计及仿真
输出摆幅≥ ±1V;
失调≤ ±10mV; 噪声≤ 200(1kHz时);
参考电路1:
VDD M3 x iref vin1 M1 Vn Id5 M8 3 M5 M2 vin2 CL M7 y M4 M6
?唐长文菅洪彦通信系统混合信号vlsi设计全差分运算放大器设计课程设计报告设计全差分运算放大器设计课程设计报告
实验三 两级CMOS运放的原理图设计及仿真
实验目的:
掌握采用cadence实现模拟IC原理图设计的方法; 掌握集成运算放大器设计的参数估算方法; 掌握集成运算放大器主要参数的仿真方法;
实验报告: 描述设计仿真过程;
描述参数估算过程; 描述性能参数仿真过程及结果,并进行分析;
• 设计指标要求:
开环增益≥60dB; 单位增益带宽≥50MHz; 摆率(Slew Rate)≥ 5V/us; 相位裕度≥50 ICMR ≥ ±0.8V; CMRR ≥50dB; PSRR ≥50dB;
实验内容 采用传统的集成运放设计参数估算方法设 计运放; 完成原理图设计并仿真验证;
实验步骤:
根据设计指标,选择电路结构; 根据设计指标及电路结构,估算电路参数; 采用cadence进行电路参数仿真; DC仿真,检查电路工作状态; AC仿真考察幅频特性、相频特性等; 瞬态仿真,观察输入输出波形; 调整电路参数。 引入相位补偿网络,提高电路的稳定性; 设计优化。
• 参考过程:
(1)选取电路结构; (2)确定工作点:由功耗、增益等要求选取各支路的工作电流; 如参考电路2:
g m 2 Cox (W / L ) I DS / 2 1 1 ro go I DS
运放基本仿真步骤ppt
(small signal)
-
Test-Bench of Open-Loop Differential Gain (method 1)
DC Sweep VP -VN (large signal)
-
ADE of Open-Loop Differential Gain (method 2)
To add a model for the simulation From ADE->Setup->Model libraries
Fixed Freq
To create a AC Sweep - From ADE->Analyses->Choose->AC
Setup VN
Setup VP
In this method, VP=VCM_IN +x, and VN=VCM_IN-x Where, VCM_IN is the common voltage, x is a design variables.
-
ADE of Open-Loop Differential Gain (method 1)
折叠式级联运放的仿真
-
The Typical Performance of Op-Amp
Open-Loop Differential Gain (AV) Common-mode Rejection Ratio (CMRR) Power Signal Rejection Ratio (PSRR) Phase Margin (PM) Input Common Mode Range (ICMR) Output Swing Range (OSR) Input/Output Impedance (CIN/ROUT) Slew Rate Noise
运算放大器参数的基本仿真方法示例(2nd edition)
运算放大器参数的基本仿真方法示例(2nd edition)刘泰源,LTC1733 GROUPROOM 237,SOC DESIGN CENTRE目的:仿真一个两级的运放,熟悉模拟电路仿真软件的使用。
采用软件:workview ,hspice 2005.03工艺库的说明:采用韩国MagnaChip 0.5umCMOS工艺库对所采用电路描述:首先在workview中生成一个两级的运算放大器,并导出网表,第一级是差分的输入放大器,其作用是放大差模信号,抑制共模信号,第二级是一个共源放大器,提供更大的增益。
在第一级里,m1、m2为差动输入管,m5提供由基准电压产生的偏置电流,m3、m4两管是一对电流镜,保证m3,m4两管为两个输入端提供相等的电流。
第二级m8是负载管,m7是倒相器的输入管。
主要仿真的运算放大器特性:增益,增益带宽,建立时间,摆率,ICMR,CMRR,PSRR,输出摆幅,失调电压 运放电路结构图:图1运放电路静态工作点的调节在整个模拟电路的设计中是非常重要的,因为不同功能的模块对器件的工作状态有不同的要求,在电路设计初期确定下的管子的工作状态就在这个阶段与以实现。
实现的语句在hspice里面是.op语句。
这个语句会在仿真生成的.lis文件里面形成一个关于管子工作状态的理解,查找.lis文件中的region关键字,就能找到各个管子工作点的列表。
静态工作点的调节:采用的方法,先设计第一级的的工作点,再设计第二级的工作点。
第一级工作点设计要求五个管子都工作在饱和区,并且保证电路的对称,在vcc,in1,in2和bias上要加上适当的偏置电压。
我设定的bias为 1.5v,in1=in2=2.5v,这个时候要注意调节各管子的宽长比使管子达到饱和,如果m3,m4是线形区,则应该调节减小m3,m4的宽长比,同时通过增加m5的宽长比增大偏置电流,如果m5处于线形区,则应该采取与上面所说的相反的方法,如果输入管处于线形区,要考虑输入的偏置电压是否合适,同时折中上面的调节方法。
实验五 运算放大器的仿真方法
Vin-端对Vout直流短路,对地小信号短路。
Vin取幅度为1V且偏置于 vcom上的交流电压源。对 电路进行AC分析。CMRR 的值为: CMRR=Vdb(Vout1)Vdb(Vout2) CMRR的相角为 ∠∮=Vp(Vout1)-Vp(Vout2)
定义:PSRR可用下式表示:PSRR=20log[Av /(dVout/dVcc)] 当双电源供电时,电路的参考点电位一般是零电位点(GND),此时应分别 给出正、负电源Vcc和Vss的PSRR;而对单电源供电情况,电路的参考点电 位一般是GND,此时只要给出电源电压的PSRR即可。 正电源电压用PSRR+,负电源电压用PSRR-表示。
计算机学院 甘波
1、了解运放的各项指标。 2、掌握运放各项指标的仿真方法。
◦ Vcc=Vdd=3.3V
◦ 提示:进行仿真之前, 对该基本运放进行直 流扫描,确定工作点 是必要。
定义:实际运放中,当输入信号为零时,由于输入级的差分对不匹配 及电路本身的偏差,使得输出不为零,而为一 较小值 ,该值为输出 失调电压,折算到输入级即为输入失调电压(VOS)。仿真电路如下:
转换速率(slew rate)、建立时间(setup time)的仿真 转换速率:运放输出电压对时间的变化率,在测试转换速率时,应取 最大变化率。 建立时间:表示大信号工作时运放性能的一个重要参数,是指运放接 成电压缓冲器结构。输入阶跃大信号(Vin),输出电压从开始响应 到稳定值为止的时间。稳定值的误差范围一般为0.1%Vin,建立时间 与运放的转换速率有关,又表示了其阻尼特性(与相位裕度有关)。 将运放连接为缓冲器结构,采用瞬态(TRAN)分析,分别给出输入为 小信号(<20mV)和大信号(>500mv)的瞬态响应曲线。并分别 说明其建立时间。
Cadence一级差分运放的仿真实现
课时三、一级差分运放仿真 实现
一级差分运放
放大器是模拟与数字电路中的一个基 本结构,对功耗、线性度、增益、速度、 噪声都有较高的要求。
差分放大器具有更强的抗干扰能力。
运算放大器是模拟系统和混合系统中分输入,单端输出一级运放
仿真要求
➢ DC扫描 输入输出共模范围 ➢ AC分析
CMRR= A DM A CM
本实验中,低频时ACM大约为0.023,ADM大约为173 ,因此CMRR大约为75dB
实验步骤
八、电源抑制比 将vin1、vin2的AC magnitude设为0,电源的AC magnitude设为1
实验步骤
在低频时从VDD到VOUT的增益接近1。电源抑制比 (PSRR)的定义为:从输入到输出的增益除以从电 源到输出的增益。
实验步骤
从仿真结果可以看成,低频时,差模增益为175
实验步骤
六、共模增益 将vin1,vin2的AC magnitude都设为1。
实验步骤
我们可以看到,即使电路是完全对称的,输出信号 也会因为输入共模变化而变差。
实验步骤
七、共模抑制比 所需要的差动增益与不希望的共模增益的比值来衡 量对共模扰动的抑制能力。定义“共模抑制比”( CMRR)
谢谢
实验步骤
三、DC扫描 设定model library、设置仿真条件
实验步骤
运放仿真方法
1. 测量V os
注:Vi 与V o 成线性变化时。
它们之差为V
os
注:基于Gray 对V os 定义可知,在开环下,vout=vdd/2时的电压差为V os 。
2. 测量
ICMR
注:对vin 扫描,观察电流源和输入输出线性变化区间
3. 测量摆率和建立时间
注:vin 尽量在共模电压范围,电压差一定要满足一开一合 4. 测量
PSRR
注:vcom 在共模电压范围内
5. 测量
CMRR
注:vcom 在共模电压范围内 6. 测量输出电压
vcom 在共模电压范围内,vout 线性区对应的范围为输出电压,在其他区位,由于不是在输出范围,导致运放不能正常工作,故不是线性
7. 测量增益和相位裕度
注:vcom 为共模电压范围内 8. 测量共模增益
VSS
注:vcom 为共模电压范围内
表1 典型的无缓冲CMOS运算放大器特性。
运算放大器的测量和仿真
运算放大器的测量和仿真1.概述仿真是运放设计的一项重要内容,运放的仿真与运放的应用环境是不可分割的,在仿真之前一定要首先确定运放的实际负载,包括电阻、电容负载,还应包括电流源负载,只有负载确定之后,仿真出的结果才是有意义的:不同的应用场合对运放的性能指标要求也不一样,并不需要在任何时候都要将运放的所有指标都进行仿真,所以,在仿真之前要明确应该要仿真运放的哪几项指标,哪几项指标是可以不仿真的。
在仿真时,要对不同的指标分别建立仿真电路,这样有利于电路的检查;DC、AC分析是获得电路某一性能指标信息的一种手段,它需要一些相关的条件来支持,当我们忽略了某一条件或根本没有弄清还有哪些条件时,DC、AC分析的结果就可能与实际情况不一致,导致错误的发生。
瞬态仿真则是反映出电路工作的现象,只有瞬态仿真通过,才能说明电路具备了相应的能力。
如:我们在仿真运放的频率特性时,所设计的仿真电路是建立在输入源的输出电阻为零(或很小,几百ohm以下)的基础之上,此时仿真出的运放稳定性很好,但如果实际电路前级的输出电阻不为零(此时应考虑运放输入级的寄生电容),这时,在做实际电路的瞬态仿真时,会发现输出有较大的过冲,瞬态仿真必不可少!而且,每一个AC、DC分析结果都可以用瞬态仿真加以验证。
以下仿真电路,只画出了电阻、电容负载,没有给出电流源负载,在进行电路的仿真时,要根据实际情况,酌情考虑电流源负载的影响(实际上电路动态工作时,一定有输出电流)。
一般情况下,电阻、电容负载是相对于共模电压的(不是GND),不会引入静态电流,但在某些场合,如输出驱动电路,其电阻负载是对地的,此时会引入静态电流,这些东西在实际仿真时都是要考虑的。
运算放大器的测量和仿真类别包括:开环增益、开环频率响应(包括相位裕度)、输入失调电压、共模增益、电源抑制比、共模输入输出范围、开环输出电阻和瞬态响应(包括摆率)。
AC相当于小信号仿真,步骤是先进行直流工作点仿真再进行小信号仿真,对于直流电源相当于短路DC可以仿真工作点,范围等相当于现实物理模型的仿真,接近真实情况表1 MOS运算放大器技术指标总表2.概述总体电路:Symbol:3.双端输入、单端输出运放性能参数仿真规范3.1 直流参数仿真3.11 失调电压(voltage offset )的仿真差分放大器性能一个重要的方面就是所能检测到的最小直流和交流差模电压。
实验课7 全差分运放的仿真方法
CMOS模拟集成电路实验报告实验课7 全差分运放的仿真方法目标:1、了解全差分运放的各项指标2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真,给出各指标的仿真结果。
本次实验课使用的全差分运放首先分析此电路图,全差分运算放大器是一种具有差分输入,差分输出结构的运算放大器。
其相对于单端输出的放大器具有一些优势:因为当前的工艺尺寸在减少,所以供电的电源电压越来越小,所以在供电电压很小的情况下,单端输出很难理想工作,为了电路有很大的信号摆幅,采用类似上图的全差分运算放大器,其主要由主放大器和共模反馈环路组成。
1、开环增益的仿真得到的仿真图为1.开环增益:首先开环增益计算方法是低频工作时(<200Hz) ,运放开环放大倍数;通过仿真图截点可知增益为73.3db。
2.增益带宽积:随着频率的增大,A0会开始下降,A0下降至0dB 时的频率即为GBW,所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。
3.相位裕度:其计算方法为增益为0的时候对应的VP的纵坐标,如图即为-118,则其相位裕度为-118+180=62,而为保证运放工作的稳定性,当增益下降到0dB 时,相位的移动应小于180 度,一般取余量应大于60度,即相位的移动应小于120 度;所以得到的符合要求。
在做以上仿真的时候,关键步骤在于设定VCMFB,为了得到大的增益,并且使相位裕度符合要求,一直在不停地改变VCMFB,最初只是0.93,0.94,0.95的变化,后来发现增益还是远远不能满足要求,只有精确到小数点后4为到5位才能得到大增益。
2.CMRR 的仿真分析此题可得共模抑制比定义为差分增益和共模增益的比值,它反映了一个放大器对于共模信号和共模噪声的抑制能力。
因此需要仿真共模增益和差分增益。
可以利用两个放大器,一个连成共模放大,一个连成差模放大,用图1仿真差分增益图1用图2仿真共模增益图2将两个仿真写在一个sp文件中可以得到如下结果:相角仿真因为CMRR 的相角为=Vp(V op,Von)-Vp(V o p)黄色的为Vp(Vo p),红色的为Vp(V op,Von),两者相减,得到CMRR 的相角的仿真图为,其中蓝线为CMRR的相角仿真图,其它两条为上面的线,将它们放在一起对比:CMRR的幅度仿真其CMRR 的幅值为=Vdb(V op,V on)-Vdb(V op),蓝线为Vdb(V op,V on),粉线为Vdb(V op),两者相减得到绿线,即为CMRR的幅值特性曲线截取其在100HZ之前的增益值可得低频时增益为49.1db。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
a
12
Test-Bench of CMRR
Where, V N V P V c m V C O M _ IN V A C
VCOM_IN is the input common voltage, VAC is a AC voltage for AC Sweep.
DC Sweep VP -VN (large signal) AC Sweep VP -VN with fixed frequency
(small signal)
a
5
Test-Bench of Open-Loop Differential Gain (method 1)
DC Sweep VP -VN (large signal)
Waveform of Open-Loop Differential Gain (method 2)
AV20log10VO U T
The results of the two methods are different, In fact, method 1 is more accurate for DC gain.
To create a symbol of a schematic: From Design->Create Cellview->From Cellview
a
4
Open-Loop Differential Gain
Two methods of simulating Open-Loop Differential Gain is available in ADE (Analog Design Environment)
a
9
ADE of Open-Loop Differential Gain (method 2)
To add a model for the simulation From ADE->Setup->Model libraries
Fixed Freq
To create a AC Sweep a From ADE->Analyses->Choose->A1C0
a
VOUT -VCOM_OUT
Differential Gain is 71.56dB
8
Test-Bench of Open-Loop Differential Gain (method 2)
AC Sweep VP -VN with fixed frequency
Setup VN
Setup VP
In this method, VP=VCM_IN+ x +VAC, and VN=VCM_IN Where, VCM_IN is the input common voltage, x is a design variables, VAC is a AC voltage for AC Sweep.
Setup VN
Setup VP
In this method, VP=VCM_IN +x, and VN=VCM_IN-x Where, VCM_IN is the common voltage, x is a design variables.
a
6
ADE of Open-Loop Differential Gain (method 1)
a
2
The Schematic of Folded Cascode Op-Amp
VDD
IBIAS=30nA
VDD=5V
10/5 M=1
VBIAS=1.2V
12/12 M=1
GND
BIAS
Folded Cascode
24/12 M=1
48/12 M=6
6/12 M=1
VP
48/12 48/12
VN
M=2
Differential Gain is 65.56dB
a
11
Common-mode Rejection Ratio
Vcm VP
VN Vcm
VOUT
VO U T AC
AC 1
Vcm 1A VAC A V CM RR
AC
AV CMRR
You can get detail illustration from “CMOS Analog Circuit Design”, Phillip E. Allen, Oxford University Press, Inc.
折叠式级联运放的仿真
a
1
The Typical Performance of Op-Amp
Open-Loop Differential Gain (AV) Common-mode Rejection Ratio (CMRR) Power Signal Rejection Ratio (PSRR) Phase Margin (PM) Input Common Mode Range (ICMR) Output Swing Range (OSR) Input/Output Impedance (CIN/ROUT) Slew Rate Noise
M=2
10/5
10/5
M=1
M=1
12/12 M=1
48/12 M=4
6/12 M=1
VOUT
VP
VN
VOUT
10/5 M=1
In order to decease the power
Consumption, IBIAS is only 30nA.
48/12 M=4
a
Байду номын сангаас
3
Create Schematic and Symbol in Spectre
To add a model for the simulation From ADE->Setup->Model libraries
To create a DC Sweep a From ADE->Analyses->Choose->DC7
Waveform of Open-Loop Differential Gain (method 1)
To obtain VCOM_OUT From Calculator-> Special Functions->Value
A VV O U T V P V C V O M N _O U TV O U T V 2C xO M _O U T
Where, VCOM_OUTVOUT|x0
To obtain DC gain From Calculator-> Special Functions->deriv