最新数字电子技术基础课件阎石主编第五版第四章教学讲义ppt课件
合集下载
课件数字电技术基础第五版教学课件清华大学阎石王红.ppt
D Q Q*
0 0
1 1
0 1
0 1
0 0
1 1
2.特性方程 : Q* D
3.状态转换图
4.符号
。。。。
《数字电子技术基础》第五版
逻辑功能： 是 Q * 与输入及 Q 在CLK作用后稳态之间的关系 （RS, JK, D, T）
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）
《数字电子技术基础》第五版
( 5 )有异步置1，置0端
二、动作特点 Q * 变化发生在 clk的上升沿（或下降沿） ， Q * 仅取决于上升沿到达时 输入的状态，而与此前 、后的状态无关
《数字电子技术基础》第五版
5.6 触发器的逻辑功能及其描述方法
5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ Q * ）随输 入变化的规则不同
J K CLK
Q S 主 R Q’ 从
Q Q’
《数字电子技术基础》第五版
J Q S 主 R Q’ 从 Q
K
CLK
Q’ (1)若J 1, K 0则clk 1时，
Q* 1 “主”保持 , 1 * Q 0，“主” 1
Q* 1，“主” 0 * Q 0，“主”保持 0
1. 主从 SR 触发器 ( 1 )clk 1时，“主”按 S , R翻转，“从”保持 ( 2 )clk下降沿到达时，“主” 保持， “从”根据“主”的状 态翻转 所以每个 clk周期，输出状态只可能 改变一次
0
1
1 1
1 0
0
1*
1
1 1
1*
《数字电子技术基础》第五版
2. 主从 JK触发器 为解除约束 即使出现 S R 1的情况下， Q * 也是确定的
0 0
1 1
0 1
0 1
0 0
1 1
2.特性方程 : Q* D
3.状态转换图
4.符号
。。。。
《数字电子技术基础》第五版
逻辑功能： 是 Q * 与输入及 Q 在CLK作用后稳态之间的关系 （RS, JK, D, T）
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿）
《数字电子技术基础》第五版
( 5 )有异步置1，置0端
二、动作特点 Q * 变化发生在 clk的上升沿（或下降沿） ， Q * 仅取决于上升沿到达时 输入的状态，而与此前 、后的状态无关
《数字电子技术基础》第五版
5.6 触发器的逻辑功能及其描述方法
5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ Q * ）随输 入变化的规则不同
J K CLK
Q S 主 R Q’ 从
Q Q’
《数字电子技术基础》第五版
J Q S 主 R Q’ 从 Q
K
CLK
Q’ (1)若J 1, K 0则clk 1时，
Q* 1 “主”保持 , 1 * Q 0，“主” 1
Q* 1，“主” 0 * Q 0，“主”保持 0
1. 主从 SR 触发器 ( 1 )clk 1时，“主”按 S , R翻转，“从”保持 ( 2 )clk下降沿到达时，“主” 保持， “从”根据“主”的状 态翻转 所以每个 clk周期，输出状态只可能 改变一次
0
1
1 1
1 0
0
1*
1
1 1
1*
《数字电子技术基础》第五版
2. 主从 JK触发器 为解除约束 即使出现 S R 1的情况下， Q * 也是确定的
阎石第五版数字电路技术课件
数字电路基础
触发器概述
触发器的分类
触发器的工作原理
触发器的应用
01
02
03
04
触发器是一种具有记忆功能的电路，能够存储二进制信息。
根据工作原理的不同，触发器可以分为RS触发器、D触发器、JK触发器和T触发器等。
触发器通过接收输入信号，根据不同的工作模式，将存储的信息保持或翻转。
触发器广泛应用于数字系统的设计和实现，如寄存器、计数器等。
详细描述
总结词
数字电路技术的发展历程
详细描述
数字电路技术自20世纪40年代诞生以来，经历了从小规模到大规模，再到超大规模集成电路的发展历程。随着半导体工艺的不断进步，数字电路技术的集成度越来越高，性能越来越强大，应用领域也越来越广泛。
总结词
数字电路技术的应用领域
详细描述
数字电路技术广泛应用于计算机、通信、控制、测量仪器、航空航天、军事等领域。在计算机领域，数字电路技术用于构建中央处理器、存储器、输入输出接口等关键部件。在通信领域，数字电路技术用于信号传输、调制解调、信道编码等。在控制领域，数字电路技术用于实现各种控制算法和控制系统。在测量仪器领域，数字电路技术用于提高测量精度和自动化程度。在航空航天和军事领域，数字电路技术用于实现高速数据处理和精确控制系统。
数字电路的分析与设计
根据逻辑函数表达式或真值表，设计实现特定逻辑功能的组合逻辑电路。
组合逻辑电路设计
根据给定的逻辑函数和触发器类型，设计实现特定功能的时序逻辑电路。
时序逻辑电路设计
利用可编程逻辑器件的资源和编程语言，设计实现各种数字电路和系统。
可编程逻辑器件设计
使用硬件描述语言（如Verilog或VHDL）进行数字电路和系统的设计和仿真。
数字电子技术基础第五版
(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例：将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学 阎石 王红
联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@ 联系电话：(010)62792973
《数字电子技术基础》第五版
第一章
数制和码制
《数字电子技术基础》第五版
1 2 3 4 7
k n 2 n1 k n1 2 n 2 k1 2( k n 2 n 2 k n1 2 n3 k 2 ) k1
0
故 (173)10 (10101101 )2
5 6
《数字电子技术基础》第五版
二、十－二转换
1 2 m ( S ) k 2 k 2 k 2 10 1 2 m 小数部分: 左右同乘以 2
1.1 概述 数字量和模拟量
• 数字量：变化在时间上和数量上都是不连 续的。（存在一个最小数量单位△） • 模拟量：数字量以外的物理量。 • 数字电路和模拟电路：工作信号，研究的 对象，分析/设计方法以及所用的数学工具 都有显著的不同
《数字电子技术基础》第五版
数字量和模拟量
• 电流值来表示信息
《数字电子技术基础》第五版
1.4二进制数运算
1.4.2 反码、补码和补码运算
数字电子技术基础课件阎石主编第五版第四章
当S1=1, S2=0, S3 =0（即S=1）时，可得输出
Y0 ( A2 A1A0 ) m0 Y1 ( A2 A1A0 ) m1 Y2 ( A2 A1A0 ) m2
Y4 ( A2 A1A0 ) m4 Y5 ( A2 A1A0 ) m5 Y6 ( A2 A1A0 ) m6
Y3 ( A2 A1A0 ) m3
c
d
BCD－七段显示译码器
A3-A0: 输入数
据
Ya
A3
Yb
A2 A1
译 码
Yc
Yd Ye
器
Yf
A0
Yg
a f gb e dc
要设计的七段显示译码器
十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0000 1 1 1 1 1 1 0 0 1 0001 0 1 1 0 0 0 0 1 2 0010 1 1 0 1 1 0 1 2 3 0011 1 1 1 1 0 0 1 3 4 0100 0 1 1 0 0 1 1 4 5 0101 1 0 1 1 0 1 1 5 6 0110 0 0 1 1 1 1 1 6 7 0111 1 1 1 0 0 0 0 7 8 1000 1 1 1 1 1 1 1 8 9 1001 1 1 1 0 0 1 1 9
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权 最高
A15 ～ A8 均无信号时，才允许对A7 ～ A0 输入信号编码。
1 1 1 10 1 0 1 1
0 10 0
11 1
1
0
1
1
(1)片处于编码状态,(2)片被封锁。
11 11 11 11 1 10 10 10 1 0
《数字电子技术基础》第五版教学课件清华大学阎石王红.pdf
8.7 现场可编程门阵列FPGA
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出； 输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点 相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺 集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发 环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的 工作状态
！！每次停电后，SRAM中数据消失 下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的 结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式 每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出； 输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点 相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺 集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发 环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的 工作状态
！！每次停电后，SRAM中数据消失 下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的 结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式 每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版
清华大学《数字电子技术基本教程》教学课件.pptx
Mealy型：Y F ( X , Q) Moore型：Y F (Q)
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
《数字电子技术基本教程》
6.3.3 计数器
• 用于计数、分频、定时、产生节拍脉冲等
• 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减
……
1. 异步计数器
异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向高
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还
与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基本教程》
二、时序电路的一般结构形式与功能描述方法
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
《数字电子技术基本教程》
6.3.3 计数器
• 用于计数、分频、定时、产生节拍脉冲等
• 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减
……
1. 异步计数器
异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向高
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还
与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基本教程》
二、时序电路的一般结构形式与功能描述方法
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
《数字电子技术基础》第五版课件第四章_组合逻辑电路
《数字电子技术基础》第五版
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
数字电子技术基础阎石课件
2006年
数字电子技术基础阎石课件
返回
8.4.3 GAL的输入特性和输出特性
数字电子技术基础阎石课件
【例8.3.2 】 用PAL设计一个4为循环码计数器,并 要求所设计的计数器具有置零和对输出进行三态 控制的功能.
2006年
数字电子技术基础阎石课件
2006年
数字电子技术基础阎石课件
8.4 通用阵列逻辑GAL
GAL是在PAL器件的基础上发展起来的。它的基本结构 与PAL相同，即“与阵列可编程或阵列可固定”。但 GAL采用了电可擦除，电可改写的CMOS半导体制造工 艺，使得GAL器件不仅可以反复擦除、改写，为修改 设计带来了灵活性，而且降低了功耗，集成度也大大 提高。另外，GAL的逻辑结构采用了输出逻辑宏单元 OLMC，可以根据应用的不同配置成不同的输出结构。 一片GAL即可以配置为组合逻辑电路，也可以使时序 逻辑电路或者是两者的组合，很灵活。
数字电子技术基础阎石 课件
2020/11/21
数字电子技术基础阎石课件
8.1 概 述
l 图8.1.1 PLD电路中门电路的惯用画法 （a）与门
l （b）输出恒等于0的与门 l （c）或门 l （d）互补输出的缓冲器 l （e）三态输出的缓冲器
2006年
数字电子技术基础阎石课件
返回
图8.1.1 PLD电路中门电路的惯用画法
（a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
2006年
数字电子技术基础阎石课件
返回
*8.2 现场可编程逻辑阵列（FPLA）
l 图8.2.1 FPLA的基本电路结构 l 图8.2.2 FPLA的异或输出结构 l 图8.2.3 时序逻辑型 FPLA的电路结构
第四章-数字电子技术基础第五版-阎石、王红、清华大学备课讲稿
• 第(1)片 时表示对 No Image
No Image
的编码
• 低3位输出应是两片的输出的“或”
《数字电子技术基础》第五版
《数字电子技术基础》第五版
三、二-十进制优先编码器
•将
No Image
编成0110 ~ 1110
•
的优先权最高， No
No
Image
Image
最低
• 输入的低电平信号变成一个对应的十进制的编码
故障信号（Z） 2. 写出逻辑表达式
No Image
输入变量 输 出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1 10 0 0 10 1 1 11 0 1 11 1 1
设计举例：
3. 选用小规模SSI器件 4. 化简
No Image
5. 画出逻辑图
《数字电子技术基础》第五版
1
10
1 01 0
0001 1 0
1
11
1 01 1
001 1 00
1
12
1 100
01 0001
1
13
1 101
1 001 01
1
14
1 110
0001 1 1
1
15
1 111
000000
0
字形
No Image
真值表
《数字电子技术基础》第五版
卡诺图
No Image
《数字电子技术基础》第五版
BCD－七段显示译码器7448的逻辑图
001 001 01
001 1 01 1 0
01 0001 1 1
X
1 XXX1 1 1 1 1 1 1 1
数字电子技术第五版课件
10 i－表示第i位的权值，10为基数，即采用数码的个数
n、m－为正整数， n为整数部分的位数， m为小数部分的位数
团结 信赖 创造 挑战
例如： (249.56)10＝2×102＋ 4×101＋ 9×100
+ 5×10–1＋ 2×10－2
其中n＝3，m＝2
若用N表示任意进制（称为N进制）的基数，则展成十进制数的通式为
团结 信赖 创造 挑战
二、二进制：
进位规则是“逢二进一”，任意一个n位整数、m位小数的二进制可表示
为
(D )2 kn 1 kn 2 k0 k 1 k m
n 1
kn 1 2 n 1 ko 2 0 k 1 2 1 k m 2 m ki 2 i i m
数码的编写形式是多样的，其遵循的原则称为码制。码制的编写不受限 制，但有一些通用的码制，如十进制、二进制、八进制和十六进制等等。下 面就介绍这几种常用的码制。
团结 信赖 创造 挑战
1.2 几种常用的数制
数制：就是数的表示方法，把多位数码中每一位的构成方法以及按从低位到 高位的进位规则进行计数称为进位计数制，简称数制
为：期末考试成绩（笔试，70%）＋平时成绩（实验、作业及考勤，30%） ，
参考书：《数字电子技术基础》 阎石主编，高等教育出版社
加油啦！！！☺
团结 信赖 创造 挑战
第一章 数码和码制
内容提要 本章首先介绍有关数制和码制的一些基本概念和术语，然后给出数字
电路中常用的数制和编码。此外，还将具体讲述不同数制之间的转化方法 和二进制数算术运算的原理和方法。
(D )N k n 1 k n 2 k 0 k 1 k m
n 1
k n 1 N n 1 k o N 0 k 1 N 1 k m N m k i N i i m
n、m－为正整数， n为整数部分的位数， m为小数部分的位数
团结 信赖 创造 挑战
例如： (249.56)10＝2×102＋ 4×101＋ 9×100
+ 5×10–1＋ 2×10－2
其中n＝3，m＝2
若用N表示任意进制（称为N进制）的基数，则展成十进制数的通式为
团结 信赖 创造 挑战
二、二进制：
进位规则是“逢二进一”，任意一个n位整数、m位小数的二进制可表示
为
(D )2 kn 1 kn 2 k0 k 1 k m
n 1
kn 1 2 n 1 ko 2 0 k 1 2 1 k m 2 m ki 2 i i m
数码的编写形式是多样的，其遵循的原则称为码制。码制的编写不受限 制，但有一些通用的码制，如十进制、二进制、八进制和十六进制等等。下 面就介绍这几种常用的码制。
团结 信赖 创造 挑战
1.2 几种常用的数制
数制：就是数的表示方法，把多位数码中每一位的构成方法以及按从低位到 高位的进位规则进行计数称为进位计数制，简称数制
为：期末考试成绩（笔试，70%）＋平时成绩（实验、作业及考勤，30%） ，
参考书：《数字电子技术基础》 阎石主编，高等教育出版社
加油啦！！！☺
团结 信赖 创造 挑战
第一章 数码和码制
内容提要 本章首先介绍有关数制和码制的一些基本概念和术语，然后给出数字
电路中常用的数制和编码。此外，还将具体讲述不同数制之间的转化方法 和二进制数算术运算的原理和方法。
(D )N k n 1 k n 2 k 0 k 1 k m
n 1
k n 1 N n 1 k o N 0 k 1 N 1 k m N m k i N i i m
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
0 1 1 1 0 ××××
0 1 1 10
0 1 1 1 1 0 ×××
1 0 0 10
0 1 1 1 1 1 0 × ×低电平1表示“0 电路1 工 1 0 0 1 1 1 1 1 1 0 ×作，且1有编码1 输入0 ” 1 0
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效
数字电子技术基础课件阎石 主编第五版第四章
4.1 概述
组合逻辑电路
数 字
任一时刻的输出仅取决于 该时刻的输入，与电路原来的
电
状态无关。
路
时序逻辑电路
任一时刻的输出不仅取决 于现时的输入，而且还与电路 原来状态 有关。
组合逻辑电路的框图
组合逻辑电路在电路结构上不包含存储单 元，仅仅是由各种门电路组成，
根据实际逻辑问题
步骤：
确定输入、输出 列出真值表
最简单逻辑电路
设计
选择所需
门电路
写出表达式
并简化
画逻辑电路图
根据设
计要求
分析题意，将设计 要求转化为逻辑关
形式变换
系，这一步为设计
组合逻辑电路的根关据键设计所用
芯片要求
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。用与非门实现.
选通输入端
输
入
输
出
S I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 YS YEX
1
××××××××
111
11
0 11111111
1 1 1 01
0 0 ×××××××
0 0 0 10
0
1 0 × × × ×低电×平×表示“电0路工0 1
10
0 1 1 0 × × ×作，×但×无编码输0入”1 0 1 0
Y 0 (D ( B ) ( D C ) ) D B D C
由真值表知：该电路可用来判别输入的4位二 进制数数值的范围。
AB (AB)CI
(AB)CI
AB
SA B CI
C O (A B)C IAB
SA B CI C O (A B)C IAB
这是一个全 加器电路
§4.2.2 组合逻辑电路的设计方法
任何时刻只允许输入一个编码信号，否则输出将发生混乱。
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
图4.3.2
优先编码器
在优先编码器电路中，允许同时输入两个以 上编码信号。编码时只对优先权最高的进行编码扩展。端
8线－3线优先编码器74LS148选逻通辑输图出（端 图4.3.3）。
用与或非门实现
AG R 00 01 11 10
01 0 1 0
Z ( R A G R A G R A G )
10 1 1 1
4.3 若干常用的组合逻辑电路
§4.3.1 编码器
编码：用二进制代码来表示某一信息（文 字、数字、符号）的过程。
实现编码操作的电路称为编码器。
编
高？低？
码 器
码？
一、二进制编码器 输入端：2n
2
YA B B C CA
最简与或 表达式
3
真值表
4
电路的逻 辑功能
YA B B C CA
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
际上是一种30人表决用的组 Nhomakorabea1
合电路：只要 有2票或3票同
1
意，表决就通
1
过。
D C B A
(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
3.画出卡诺图化简：
BC A 00 01 11 10
00 0 1 0
10 1 1 1 AC BC AB
L= AC + BC + AB
4、用与非门实现逻辑电路
L ( A ( A B B C ) ) C ( A ( ) ( A B ) ( B C ) ) C
A B
C
L
例4.2.2：
11 0 1
11 1 1
3、化简
AGRAG R 00 01 11 10
01 0 1 0
10 1 1 1
RG AG RA
Z R A G A G R G RA
4、画逻辑图 Z R A G A G R G RA
用与非门实现
Z ( R A G ( A R R G ) ) G ( R A A G ( ) ( A ) ( R ) G ( R ) ) G
1、列真值表
解:取红、黄、绿三盏灯分别用R、 A、G表示，设灯亮为“1”，不 亮为“0”；故障信号为输出变 量用Z表示，规定正常为“0”， 不正常为“1”。
2、写逻辑函数式
RAGZ 00 0 1 00 1 0 01 0 0 01 1 1 10 0 0
Z R A G R A R G A G R G A RA 1 0 G 1 1
解:
1.首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 L，多数赞成时是“1”，否则是“0”。
2. 根 ABC L
据 00 0 0
题 00 1 0
意 01 0 0
列 01 1 1 出 10 0 0 真 值 10 1 1 表 11 0 1
11 1 1
4.2 组合逻辑电路的分析和设计方法
§4.2.1 组合逻辑电路的分析方法
已知逻辑电路
分析
分析方法步骤：
说明逻辑功能
组合逻辑电路图
写出逻辑表达式
化简
列真值表
说明功能
逻辑图
逐从 级输 1 写入 出到
输 出
逻辑表 达式
化 简
2
最简与或 表达式
Y1 (AB) Y2 (BC)
Y
Y3 (CA)
1
Y (Y 1 Y 2 Y 3 ) (A ()(B B )(C C ))A
输出端：n
高电平有效3位二进制（8线－3线）编码器真值表
普
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 10000000000
通 01000000001
编 00100000010
码 00010000011 器 00001000100
00000100101
00000010110
00000001111