各公司笔试题资料

史上最全的各大公司笔试题目（全）

求职小秘书 2010-04-15 10:26:44

各大公司笔试题目（全）

模拟电路

1、基尔霍夫定理的内容是什么？（仕兰微电子）

2、平板电容公式(c=εs/4πkd)。（未知）

3、最基本的如三极管曲线特性。（未知）

4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）

5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）

6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）

7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）

8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）

9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）

10、给出一差分电路，告诉其输出电压y+和y-,求共模分量和差模分量。（未知）

11、画差放的两个输入管。（凹凸）

12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）

13、用运算放大器组成一个10倍的放大器。（未知）

14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(infineon笔试试题)

15、电阻r和电容c串联，输入电压为r和c之间的电压，输出电压分别为c上电压和r 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当rcq,还有clock的delay,写出决

定最大时钟的因素，同时给出表达式。（威盛via2003.11.06上海笔试试题）

18、说说静态、动态时序模拟的优缺点。（威盛via2003.11.06上海笔试试题）

19、一个四级的mux,其中第二级信号为关键信号如何改善timing。（威盛via 2003.11.06上海笔试试题）

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）

21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）

22、卡诺图写出逻辑表达使。（威盛via2003.11.06上海笔试试题）

23、化简f(a,b,c,d)=m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）

24、pleaseshowthecmosinverterschmatic,layoutanditscrosssectionwithp- wellprocess.plotitstransfercurve(vout-vin)andalsoexplainthe operationregionofpmosandnmosforeachsegmentofthetransfercurve?（威

盛笔试题circuitdesign-beijing-03.11.09）

25、todesignacmosinvertorwithbalanceriseandfalltime,pleasedefine therationofchannelwidthofpmosandnmosandexplain?

26、为什么一个标准的倒相器中p管的宽长比要比n管的宽长比大？（仕兰微电子）

27、用mos管搭出一个二输入与非门。（扬智电子笔试）

28、pleasedrawthetransistorlevelschematicofacmos2inputandgateand explainwhichinputhasfasterresponseforoutputrisingedge.(lessdelay

time)。（威盛笔试题circuitdesign-beijing-03.11.09）

29、画出not,nand,nor的符号，真值表，还有transistorlevel的电路。（infineon笔试）

30、画出cmos的图，画出tow-to-onemuxgate。（威盛via2003.11.06上海笔试试题）

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）

32、画出y=a*b+c的cmos电路图。（科广试题）

33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）

34、画出cmos电路的晶体管级电路图，实现y=a*b+c(d+e)。（仕兰微电子）

35、利用4选1实现f(x,y,z)=xz+yz’。（未知）

36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化

简）。

37、给出一个简单的由多个not,nand,nor组成的原理图，根据输入波形画出各点波形。（infineon笔试）

38、为了实现逻辑（axorb）or（candd），请选用以下逻辑中的一种，并说明为什

么？1）inv2）and3）or4）nand5）nor6）xor答案：nand（未知）

39、用与非门等设计全加法器。（华为）

40、给出两个门电路让你分析异同。（华为）

41、用简单电路实现，当a为输入时，输出b波形为…（仕兰微电子）

42、a,b,c,d,e进行投票，多数服从少数，输出是f（也就是如果a,b,c,d,e中1的个数比0

多，那么f输出为1，否则f为0），用与非门实现，输入数目没有限制。（未知）

43、用波形表示d触发器的功能。（扬智电子笔试）

44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）

45、用逻辑们画出d触发器。（威盛via2003.11.06上海笔试试题）

46、画出dff的结构图,用verilog实现之。（威盛）

47、画出一种cmos的d锁存器的电路图和版图。（未知）

48、d触发器和d锁存器的区别。（新太硬件面试）

49、简述latch和filp-flop的异同。（未知）

50、latch和dff的概念和区别。（未知）

51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）

52、用d触发器做个二分颦的电路.又问什么是状态图。（华为）

53、请画出用d触发器实现2倍分频的逻辑电路？（汉王笔试）

54、怎样用d触发器、与或非门组成二分频电路？（东信笔试）

55、howmanyflip-flopcircuitsareneededtodivideby16?(intel)16分频？

56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出

carryout和next-stage.（未知）