EDA实训教程.

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

(二) 、 综合
整个综合过程就是将设计者在 EDA 平台上编辑 输入的 HDL 文本、原理图或状态图形描述,依据 给定的硬件结构组件和约束控制条件进行编译、 优化、转换和综合,最终获得门级电路甚至更底 层的电路描述网表文件。由此可见,综合器工作 前,必须给定最后实现的硬件结构参数,它的功 能就是将软件描述与给定的硬件结构用某种网表 文件的方式对应起来,成为相应互的映射关系。
(一)、 EDA设计流程及具体过程
回顾:EDA技术的四大要素
1.大规模可编程逻辑器件,是进行电子系统 设计的硬件载体; 2.硬件描述语言,主要的逻辑表达手段; 3.软件开发工具,智能化的集成开发环境; 4.实验开发系统,是硬件验证工具。
1、 FPGA/CPLD设计流程
应用FPGA/CPLD的EDA开发一般流程:
(六)、 硬件测试
最后是将含有载入了设计的 FPGA或CPLD的硬件系统进行统一 测试,以便最终验证设计项目在 目标系统上的实际工作情况,以 排除错误,改进设计。
5.0.5设计中的设计实体文件
内容: 使用PROTEL DXP进行一般电子线路原理图 绘制和印刷电路板(PCB:PRINTED CIRCUIT BOARD)设计 重点掌握两个流程:即 1.原理图设计流程 2.PCB制作流程
三、狭义EDA技术的主要内容
实现载体:大规模可编程逻辑器件 (PLD:Programmable Logic Device) 描述方式:硬件描述语言 (HDL:Hard descripation Lauguage) VHDL、Verlog HDL等 设计工具:开发软件、开发系统 硬件验证:实验开发系统
(三)、适配
适配器也称结构综合器,它的功能是将由综合器产生的 网表文件配臵于指定的目标器件中,使之产生最终的下载文 件,如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。 逻辑综合通过后必须利用适配器将综合后网表文件针对某 一具体的目标器件进行逻辑映射操作,其中包括底层器件配 臵、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后 可以利用适配所产生的仿真文件作精确的时序仿真,同时产 生可用于编程的文件。

将以乘积项结构方式构成逻辑行为的器件称为 CPLD,如 Lattice 的 ispLSI 系 列 、 Xilinx 的 XC9500 系 列 、 Altera 的 MAX7000S系列和Lattice(原Vantis)的Mach系列等。

将以查表法结构方式构成逻辑行为的器件称为 FPGA,如 Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。
(四)、 时序仿真与功能仿真
功能仿真
是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟,以了解 其实现的功能是否满足原设计的要求的过程, 仿真过程不涉及任何具体器件的硬件特性。
时序仿真
就是接近真实器件运行特性的仿真, 仿真文件中己包含了器件硬件特性参数, 因而,仿真精度高。
(五)、 编程下载
通常 , 将 对 CPLD 的下载称 为编程 (ProFra Baidu bibliotekram),对 FPGA 中 的 SRAM 进行直接下载的方式称为配臵 (Configure),但对于 OTP FPGA的下载和对FPGA的专用配臵ROM的下载仍称为编程。 FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原 理。通常的分类方法是:
4、 MAX+plusII概述
(一) 、设计输入(原理图/HDL文本编辑)
1. 图形输入 原理图输入 图 形 输 入 状态图输入 波形图输入
1.1 设计输入(原理图/HDL文本编辑)
2. HDL文本输入
这种方式与传统的计算机软件语言编辑输入基 本一致。就是将使用了某种硬件描述语言(HDL)的 电路设计文本,如VHDL或Verilog的源程序,进行 编辑输入。 可以说,应用HDL的文本输入方法克服了上述原 理图输入法存在的所有弊端,为EDA技术的应用和 发展打开了一个广阔的天地。
2、 Maxplus设计流程及具体过程
设计输入 编译 修改设计
仿真与定时分析 管脚编辑
再编译 编程下载 硬件测试
3、 MAX+plusII具体设计过程
延时网表提取、编程文件汇编 编译网表提取、数据库建立、逻辑综合、逻辑分割、适配
图形或HDL 编辑器
编程器
设计输入
综合或 编 辑
适配器件
下载
仿真
黑色方框部分为编译主控界面
机、大规模可编程器件的开发软件及实验开发系统 为设计工具,自动完成用软件方式描述的电子系统
到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻
辑综合及优化、布局布线、逻辑仿真,直至完成对 于特定目标芯片的适配编译、逻辑映射、编程下载 等工作,最终形成集成电子系统或专用集成芯片的 一门多学科融合的新技术。
二、 protel dxp 2004 简介
一、现代EDA工程概述
§1.1 EDA技术简介
(一)、什么是EDA? Electronic Design Automation 即电子设计自动化。
(二)、EDA技术发展的三个阶段: 1、早期电子CAD阶段 2、计算机辅助工程设计CAE阶段 3、电子设计自动化(EDA)阶段
(三)、EDA的广义定义范围包括:
原理图/VHDL文本编辑
综合
FPGA/CPLD
器件和电路系统
1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程
功能仿真
逻辑综合器
FPGA/CPLD
适配
结构综合器 FPGA/CPLD 编程下载
时序与功能 门级仿真
1、功能仿真 2、时序仿真
*(Joint test action Group)联合测试行为组织
1、半导体工艺设计自动化; 2、可编程器件设计自动化;
3、电子系统设计自动化;
4、印刷电路板设计自动化;PROTEL DXP 2004 5、仿真与测试、故障诊断自动化; 6、形式验证自动化。 以上各部分统称为EDA工程
(四)、EDA技术的狭义定义:
以大规模可编程逻辑器件为设计载体,以硬件
描述语言为系统逻辑描述的主要表达方式,以计算
相关文档
最新文档