清华计算机组成原理习题课课件提高题1-6章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3）该加法器采用两级分组时，小组内采用并行进位， 大组内也采用并行进位，大组件采用串行进位，完成一 次加法需要多少时间？
4）该加法器采用两级分组时，小组内、大组内和大组 间均采用并行进位时，完成一次加法需要多少时间？
2020/6/17
计算机组成原理
3
• 3.7B 若机器数字长16位（含一位符号位），当 机器做原码一位乘除和补码Booth算法一位乘除 时，其加法和移位的次数最多次数各为多少？
有效地址EA如下所示。
直接寻址：EA＝指令中的地址码
间接寻址：EA＝指令中的地址码所指示的内存单 元中存放的有效地址
变址寻址：EA＝变址寄存器中所包含的地址值＋ 指令中地址码所表示的偏移
相对寻址：EA＝程序记数器中所包含的地址值＋
指202令0/6/1中7 地址码所表示的计算偏机组移成原理
17
5.8 某计算机的字长16位，设有单地址指令和双地 址指令两类，若每个地址字段均为6位，且双地址指 令有X类，问单地址指令最多可以有多少类？
第②小题考的是某种格式编码中，各种寻址的地址范围。如果机器字长 为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。
寻址方式
立即寻址 直接寻址 间接寻址 变址寻址 相对寻址
寻址范围
1个字切，即指令字自身 256个字 64K字 64K字
256个字（PC值附近256个字）
第③小题与第②小题内容相似。
• 双重分组跳跃进位链 就是将n位全加器分成几个大组， 每个大组又包含几个小组，，而每个大组内所包含的各 个小组的最高进位是同时形成的，大组与大组间采用串 行进位。因各小组最高进位是同时形成的，，小组内的 其它进位也是同时形成的，，故有小组内并行、小组兼 并型、大组间串行之称。如使用8个74181和两个74182 芯片构成的32位并行加法器。两个74182之间是串型的。 详2见020/高6/17等教育出版社出计版算机唐组成朔原理非编著的计算机组成2原理。
2020/6/17
计算机组成原理
11
• 5.4B 某计算机主存大小64KB，CPU内部由8个 16位通用寄存器，8个8位通用寄存器，1个变址 寄存器。该机有指令系统64条指令，全部为寄存 器寄存器型或寄存器存储器型指令，同时支持8 位和16位运算。当操作数不在寄存器中时，采用 下列寻址方式：1）寄存器间接寻址（用16位寄 存器）；2）存储器直接寻址；3）基址变址寻址 （用任意16位寄存器做基址寄存器，位移量16 位）。要求：
1.设计适合该计算机的指令格式，使指令长度 最短，并画出各种类型的指令格式示意图。
2.写出各种指令寻址方式计算有效地址的表
示式。 2020/6/17
计算机组成原理
12
• 5.5B 某机主存容量为64K*16位，采用单字长、 但地址指令。共60条。试采用直接、间接、变址、 相对这四种寻址方式设计指令格式，并说明每一 种寻址方式的寻址范围及有效地址计算方法。
①解[X]补＋[Y]补。 [X]补＋＝11.11010100，[Y]补＝11.11100010； [X]补+[Y]补＝11.11010100+11.11100010＝
11.10110110。 ②表示成规格化浮点数。
结果为：尾数为11.01101100，阶码为11111。
2020/6/17
计算机组成原理
2.采用不恢复余数法求出商及余数；
3.并对结果进行规格化及舍入处理。
2020/6/17
计算机组成原理
5
3.12 已知X＝-0.00101100，Y＝-0.00011110 ①采用变形补码求[X]补+[Y]补。 ②将运算结果表示成浮点变形补码规格化数。其中阶码
为3位补码，尾数为8位补码（均不含符号位） 解答：
• 2.2A 你知道有几种进位链电路？各有什么特点？ 若机器字长为32位，画出最快的一种进位链框图， 并在框图中标出每一个进位的名称。
• 2.3B 设寄存器位数为16位（含一位符号位）， 若机器完成一次加法和移位各需100ns，则实现 Booth算法最多需多少ns?实现补码除法时，若将 上商和移位同时进行，则供需多少ns?
• 2.5B 64位的全加器，以4位为一小组，16位为一大组， 大组内包含4个小组。设全加器的进位延迟时间为20ns, 求和延迟时间为30ns，小组内并行进位的延迟时间、大 组内和大组间的并行进位的延迟时间均为20ns。求：
1）该加法器采用串行进位方式时，完成一次加法需 要多少时间？
2）该加法器采用单级分组时，小组内采用并行进位， 小组间采用串行进位，完成一次加法需要多少时间？
1ቤተ መጻሕፍቲ ባይዱ
• 答：通常并行进位链有单重分组和双重分组两种实现方 案。 单重分组跳跃进位 就是将n位全加器分成若干 组，小组内的进位同时产生，小组与小组之间采用串行 进位，这种进位又有组内并行、组间串行之称。如果将 16位的全加器按4位一组分组（即4个74181形成的16位 全加器），它们是组内并行，组间串行便可得单重分组 跳跃进位链框图。
• 3.8B 设32为长的浮点数，其中阶符1位，阶码7 位，数符1位，尾数23位。分别写出机器数采用 原码和补码表示时，所对应的最接近0的十进制 负数。
• 3.9B 在整数定点机中，若寄存器的内容为80H， 当它分别代表原码、补码、反码和无符号数时， 所对应的十进制数各为多少？
• 3.10A 将4位有效信息1001编成循环冗余校验码，
已知生成多项式为X3+ X1+ X0 即1011，要求写出
编写过程。 2020/6/17
（计1算机0组0成1原1理10）
4
• 3.11B 已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为4位（含一位阶 符）补码，尾数为5位原码（含一位尾符）按要 求求出：1.列出求X/Y的运算步骤；
2
间接寻址
3
变址寻址
4
相对寻址
①该格式能定义多少种指令？
②各种寻址方式的寻址范围为多少字？
③写出各种寻址方式的有效地址EA的计算式。
2020/6/17
计算机组成原理
14
解答：第①小题考查的是指令字的形成方式。假设操作码OP长度为K位，则最 多可以有2K个不同的操作码。
由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型为 2（15-11）+1＝32种不同的操作码。
• 3.15 浮点数溢出和定点数溢出有何不同？浮点 数加、减、乘、除运算个在什么情况下会发生溢 出？
2020/6/17
计算机组成原理
8
• 4.3B 设CPU 由16根地址线，8个数据线，并用 /MREQ做访存控制线号，有R/W做读写命令信号。自 选各类存储芯片，画出CPU和存储芯片的连接图，要求： 1. 最大8K地址是系统程序区，与其相邻的8K地址是系 统程序工作区，最小16K是用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制表 示）。
2020/6/17
计算机组成原理
13
5.6 某计算机的字长为16位，存储器按字编址，访内存指 令格式如图所示。
OP
M
A
15 11 10 8 7
0
其中，OP是操作码，M是定义寻址方式（见表），A是形 式地址。设PC和Rx分别为程序计数器和变址寻址寄存器，字 长为16位，问：
M值
寻址方式
0
立即寻址
1
直接寻址
6
3.13 设X＝2-011×0.110100，Y＝2-100×-0.101110。按 下列运算步骤求[X＋Y]补 ，其中阶码4位（含1位符号 位），尾数7位（含 1位符号位）。
①求阶差
②对阶 ③尾数运算
④结果规格化
解答：
①阶差△E为1。
②对阶。
Y的阶码小，应使Y的尾数右移1位，阶码加1。此 时X的阶码为11101，尾数为11.101001。
各寻址方式的有效地址表达式如下。
寻址方式
有效地址表达式
0
EA＝（PC），即操作数在指令码中
1
EA＝A
2
EA＝（A）
3
EA＝（Rx）＋A
2020/6/174
EA＝（PC计）算机＋组A成原理
15
5.7 某机字长32位，共有机器指令100条，指令单字长，等长
操作码，CPU内部有通用寄存器32个，可作变址寄存器用，存 储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和
相对寻址等4种寻址方式。 ①分别画出4种不同寻址方式的单地址指令的指令格式。 ②采用直接寻址和间接寻址方式时，可直接寻址的存储器的
空间各是多少？
③写出4种寻址方式下，有效地址E的表达式。解答： 第①小题解答：
指令格式如图所示：
OP OP
OP OP
2020/6/17
地址值 地址值所在的内存单元
地址偏移值 地址偏移值
2020/6/17
计算机组成原理
18
5.9 基址寄存器的内容为2000H，（H表示十六 进制），变址寄存器的内容为030AH，指令的地 址码为3FH，当前正在执行的指令所在地址为 2B00H，请求出变址值（考虑基址）和相对编址 两种情况下的访存有效地址（实际地址）。
解答：
采用变址方式时，
EA＝2000H+030AH+3FH＝2349H
③尾数求和。00.110100+11.101001＝00.011101。
④规格化处理。
结果符号与最高位相同，执行左规。
结果尾数为00.111010，阶码为11100。
2020/6/17
计算机组成原理
7
• 3.14 设X=（12.5）10，Y=（0.5）10，分别给 出两数的IEEE754单精度浮点数表示（可用十六 进制表示）。并分别计算X+Y、X-Y、X*Y和Y/X的 值。
计算机组成原理
直接寻址指令 间接寻址指令 变址寻址指令 相对寻址指令
16
第②小题解答：
直接寻址时，由于指令操作码占用了其中7位，则 剩余的（32-7＝25）位表示指令的寻址范围。当按字 节编址时，寻址为32MB（225）；使用间接寻址时， 由于机器的字长为32位，所以可寻址为4GB（232）。
第③小题答案：
解答： 7，3，214，224。
5.11下列指令的寻址方式为变址间接寻址，其格式如图所示。
OP
I
X
Disp
其中I为间接寻址位，I＝1表示间接寻址，I＝0表示直接寻址。
X表示变址寄存器号。Disp为位移量。
寻址过程为先变址后间接寻址，当I＝1时，操作数有效地址EA＝ （写出表达式）
• 2.4B 64位的全加器，以4位为一组，16位为一大
组，大组内包含4个小组。设与非门的级延迟时
间为20ns,与或非门的级延迟时间为30ns 。当Gi
(Gi =Ai Bi)和Pi(Pi=Ai+Bi)形成后，采用单重分
组跳跃进位链和双重分组跳跃进位链，产生全部
进2位020/6的/17 时间分别为多计少算机组n成s原？理
采用相对编址方式时，
EA＝2B00H+3FH＝2B3FH。
2020/6/17
计算机组成原理
19
5.10设字长和指令长度均为24位，若指令系统可完成108种操 作，且具有直接、间接（一次间址）、变址、基址、相对、立 即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指 令字中操作码占 位，寻址特征位占 位，可直接寻址的 范围是 ，一次间址的范围是 。
3. 用74138译码器及其它门电路详细画出存储芯片的选 片逻辑。
2020/6/17
计算机组成原理
9
• 4.4 多级结构的存储器系统由哪几级组成？ 每一级存储器一般使用何种类型的存储介质？ 这些介质的主要特点是什么？
• 4.5 为什么层次存储结构能同时满足CPU对存 储器系统在速度、容量和价格三方面的要求？ 何谓信息的一致性和包含性原则？
• 4.6 比较静态存储器和动态存储器的存储原 理和特点。
2020/6/17
计算机组成原理
10
• 5.1A 某指令系统指令定长12位，每个地址段3位。 试提出一种分配方案，要求该指令系统有4条三 地址指令，8条二地址指令，180条单地址指令。
• 5.3B 某机指令字长为32位，共有105种操作，且 CPU内有16个32位的通用寄存器。如果主存可以 直接或间址寻址，采用寄存器-存储器型指令， 能直接寻址的地址范围是多少？若除直接、间接 寻址外，还能采用通用寄存器作为基址寻址，画 出寄存器-存储器型的指令格式？它的寻址的最 大地址范围是多少？
解答：
由于双地址指令总共有X类，所以在￥位操作码 字段中，还能被单地址指令使用的前4位指令前缀的 总数为24－X。单地址指令的操作码长度为10位，在 4位指令前缀之后，余下的（10－4＝6）位总共可以 表示的不同二进制数种类为26＝64种。这种单指令 格式种类的计算就成了一个数学的组合问题，单指 令的种类为（24－X）×26类。
4）该加法器采用两级分组时，小组内、大组内和大组 间均采用并行进位时，完成一次加法需要多少时间？
2020/6/17
计算机组成原理
3
• 3.7B 若机器数字长16位（含一位符号位），当 机器做原码一位乘除和补码Booth算法一位乘除 时，其加法和移位的次数最多次数各为多少？
有效地址EA如下所示。
直接寻址：EA＝指令中的地址码
间接寻址：EA＝指令中的地址码所指示的内存单 元中存放的有效地址
变址寻址：EA＝变址寄存器中所包含的地址值＋ 指令中地址码所表示的偏移
相对寻址：EA＝程序记数器中所包含的地址值＋
指202令0/6/1中7 地址码所表示的计算偏机组移成原理
17
5.8 某计算机的字长16位，设有单地址指令和双地 址指令两类，若每个地址字段均为6位，且双地址指 令有X类，问单地址指令最多可以有多少类？
第②小题考的是某种格式编码中，各种寻址的地址范围。如果机器字长 为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。
寻址方式
立即寻址 直接寻址 间接寻址 变址寻址 相对寻址
寻址范围
1个字切，即指令字自身 256个字 64K字 64K字
256个字（PC值附近256个字）
第③小题与第②小题内容相似。
• 双重分组跳跃进位链 就是将n位全加器分成几个大组， 每个大组又包含几个小组，，而每个大组内所包含的各 个小组的最高进位是同时形成的，大组与大组间采用串 行进位。因各小组最高进位是同时形成的，，小组内的 其它进位也是同时形成的，，故有小组内并行、小组兼 并型、大组间串行之称。如使用8个74181和两个74182 芯片构成的32位并行加法器。两个74182之间是串型的。 详2见020/高6/17等教育出版社出计版算机唐组成朔原理非编著的计算机组成2原理。
2020/6/17
计算机组成原理
11
• 5.4B 某计算机主存大小64KB，CPU内部由8个 16位通用寄存器，8个8位通用寄存器，1个变址 寄存器。该机有指令系统64条指令，全部为寄存 器寄存器型或寄存器存储器型指令，同时支持8 位和16位运算。当操作数不在寄存器中时，采用 下列寻址方式：1）寄存器间接寻址（用16位寄 存器）；2）存储器直接寻址；3）基址变址寻址 （用任意16位寄存器做基址寄存器，位移量16 位）。要求：
1.设计适合该计算机的指令格式，使指令长度 最短，并画出各种类型的指令格式示意图。
2.写出各种指令寻址方式计算有效地址的表
示式。 2020/6/17
计算机组成原理
12
• 5.5B 某机主存容量为64K*16位，采用单字长、 但地址指令。共60条。试采用直接、间接、变址、 相对这四种寻址方式设计指令格式，并说明每一 种寻址方式的寻址范围及有效地址计算方法。
①解[X]补＋[Y]补。 [X]补＋＝11.11010100，[Y]补＝11.11100010； [X]补+[Y]补＝11.11010100+11.11100010＝
11.10110110。 ②表示成规格化浮点数。
结果为：尾数为11.01101100，阶码为11111。
2020/6/17
计算机组成原理
2.采用不恢复余数法求出商及余数；
3.并对结果进行规格化及舍入处理。
2020/6/17
计算机组成原理
5
3.12 已知X＝-0.00101100，Y＝-0.00011110 ①采用变形补码求[X]补+[Y]补。 ②将运算结果表示成浮点变形补码规格化数。其中阶码
为3位补码，尾数为8位补码（均不含符号位） 解答：
• 2.2A 你知道有几种进位链电路？各有什么特点？ 若机器字长为32位，画出最快的一种进位链框图， 并在框图中标出每一个进位的名称。
• 2.3B 设寄存器位数为16位（含一位符号位）， 若机器完成一次加法和移位各需100ns，则实现 Booth算法最多需多少ns?实现补码除法时，若将 上商和移位同时进行，则供需多少ns?
• 2.5B 64位的全加器，以4位为一小组，16位为一大组， 大组内包含4个小组。设全加器的进位延迟时间为20ns, 求和延迟时间为30ns，小组内并行进位的延迟时间、大 组内和大组间的并行进位的延迟时间均为20ns。求：
1）该加法器采用串行进位方式时，完成一次加法需 要多少时间？
2）该加法器采用单级分组时，小组内采用并行进位， 小组间采用串行进位，完成一次加法需要多少时间？
1ቤተ መጻሕፍቲ ባይዱ
• 答：通常并行进位链有单重分组和双重分组两种实现方 案。 单重分组跳跃进位 就是将n位全加器分成若干 组，小组内的进位同时产生，小组与小组之间采用串行 进位，这种进位又有组内并行、组间串行之称。如果将 16位的全加器按4位一组分组（即4个74181形成的16位 全加器），它们是组内并行，组间串行便可得单重分组 跳跃进位链框图。
• 3.8B 设32为长的浮点数，其中阶符1位，阶码7 位，数符1位，尾数23位。分别写出机器数采用 原码和补码表示时，所对应的最接近0的十进制 负数。
• 3.9B 在整数定点机中，若寄存器的内容为80H， 当它分别代表原码、补码、反码和无符号数时， 所对应的十进制数各为多少？
• 3.10A 将4位有效信息1001编成循环冗余校验码，
已知生成多项式为X3+ X1+ X0 即1011，要求写出
编写过程。 2020/6/17
（计1算机0组0成1原1理10）
4
• 3.11B 已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为4位（含一位阶 符）补码，尾数为5位原码（含一位尾符）按要 求求出：1.列出求X/Y的运算步骤；
2
间接寻址
3
变址寻址
4
相对寻址
①该格式能定义多少种指令？
②各种寻址方式的寻址范围为多少字？
③写出各种寻址方式的有效地址EA的计算式。
2020/6/17
计算机组成原理
14
解答：第①小题考查的是指令字的形成方式。假设操作码OP长度为K位，则最 多可以有2K个不同的操作码。
由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型为 2（15-11）+1＝32种不同的操作码。
• 3.15 浮点数溢出和定点数溢出有何不同？浮点 数加、减、乘、除运算个在什么情况下会发生溢 出？
2020/6/17
计算机组成原理
8
• 4.3B 设CPU 由16根地址线，8个数据线，并用 /MREQ做访存控制线号，有R/W做读写命令信号。自 选各类存储芯片，画出CPU和存储芯片的连接图，要求： 1. 最大8K地址是系统程序区，与其相邻的8K地址是系 统程序工作区，最小16K是用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制表 示）。
2020/6/17
计算机组成原理
13
5.6 某计算机的字长为16位，存储器按字编址，访内存指 令格式如图所示。
OP
M
A
15 11 10 8 7
0
其中，OP是操作码，M是定义寻址方式（见表），A是形 式地址。设PC和Rx分别为程序计数器和变址寻址寄存器，字 长为16位，问：
M值
寻址方式
0
立即寻址
1
直接寻址
6
3.13 设X＝2-011×0.110100，Y＝2-100×-0.101110。按 下列运算步骤求[X＋Y]补 ，其中阶码4位（含1位符号 位），尾数7位（含 1位符号位）。
①求阶差
②对阶 ③尾数运算
④结果规格化
解答：
①阶差△E为1。
②对阶。
Y的阶码小，应使Y的尾数右移1位，阶码加1。此 时X的阶码为11101，尾数为11.101001。
各寻址方式的有效地址表达式如下。
寻址方式
有效地址表达式
0
EA＝（PC），即操作数在指令码中
1
EA＝A
2
EA＝（A）
3
EA＝（Rx）＋A
2020/6/174
EA＝（PC计）算机＋组A成原理
15
5.7 某机字长32位，共有机器指令100条，指令单字长，等长
操作码，CPU内部有通用寄存器32个，可作变址寄存器用，存 储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和
相对寻址等4种寻址方式。 ①分别画出4种不同寻址方式的单地址指令的指令格式。 ②采用直接寻址和间接寻址方式时，可直接寻址的存储器的
空间各是多少？
③写出4种寻址方式下，有效地址E的表达式。解答： 第①小题解答：
指令格式如图所示：
OP OP
OP OP
2020/6/17
地址值 地址值所在的内存单元
地址偏移值 地址偏移值
2020/6/17
计算机组成原理
18
5.9 基址寄存器的内容为2000H，（H表示十六 进制），变址寄存器的内容为030AH，指令的地 址码为3FH，当前正在执行的指令所在地址为 2B00H，请求出变址值（考虑基址）和相对编址 两种情况下的访存有效地址（实际地址）。
解答：
采用变址方式时，
EA＝2000H+030AH+3FH＝2349H
③尾数求和。00.110100+11.101001＝00.011101。
④规格化处理。
结果符号与最高位相同，执行左规。
结果尾数为00.111010，阶码为11100。
2020/6/17
计算机组成原理
7
• 3.14 设X=（12.5）10，Y=（0.5）10，分别给 出两数的IEEE754单精度浮点数表示（可用十六 进制表示）。并分别计算X+Y、X-Y、X*Y和Y/X的 值。
计算机组成原理
直接寻址指令 间接寻址指令 变址寻址指令 相对寻址指令
16
第②小题解答：
直接寻址时，由于指令操作码占用了其中7位，则 剩余的（32-7＝25）位表示指令的寻址范围。当按字 节编址时，寻址为32MB（225）；使用间接寻址时， 由于机器的字长为32位，所以可寻址为4GB（232）。
第③小题答案：
解答： 7，3，214，224。
5.11下列指令的寻址方式为变址间接寻址，其格式如图所示。
OP
I
X
Disp
其中I为间接寻址位，I＝1表示间接寻址，I＝0表示直接寻址。
X表示变址寄存器号。Disp为位移量。
寻址过程为先变址后间接寻址，当I＝1时，操作数有效地址EA＝ （写出表达式）
• 2.4B 64位的全加器，以4位为一组，16位为一大
组，大组内包含4个小组。设与非门的级延迟时
间为20ns,与或非门的级延迟时间为30ns 。当Gi
(Gi =Ai Bi)和Pi(Pi=Ai+Bi)形成后，采用单重分
组跳跃进位链和双重分组跳跃进位链，产生全部
进2位020/6的/17 时间分别为多计少算机组n成s原？理
采用相对编址方式时，
EA＝2B00H+3FH＝2B3FH。
2020/6/17
计算机组成原理
19
5.10设字长和指令长度均为24位，若指令系统可完成108种操 作，且具有直接、间接（一次间址）、变址、基址、相对、立 即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指 令字中操作码占 位，寻址特征位占 位，可直接寻址的 范围是 ，一次间址的范围是 。
3. 用74138译码器及其它门电路详细画出存储芯片的选 片逻辑。
2020/6/17
计算机组成原理
9
• 4.4 多级结构的存储器系统由哪几级组成？ 每一级存储器一般使用何种类型的存储介质？ 这些介质的主要特点是什么？
• 4.5 为什么层次存储结构能同时满足CPU对存 储器系统在速度、容量和价格三方面的要求？ 何谓信息的一致性和包含性原则？
• 4.6 比较静态存储器和动态存储器的存储原 理和特点。
2020/6/17
计算机组成原理
10
• 5.1A 某指令系统指令定长12位，每个地址段3位。 试提出一种分配方案，要求该指令系统有4条三 地址指令，8条二地址指令，180条单地址指令。
• 5.3B 某机指令字长为32位，共有105种操作，且 CPU内有16个32位的通用寄存器。如果主存可以 直接或间址寻址，采用寄存器-存储器型指令， 能直接寻址的地址范围是多少？若除直接、间接 寻址外，还能采用通用寄存器作为基址寻址，画 出寄存器-存储器型的指令格式？它的寻址的最 大地址范围是多少？
解答：
由于双地址指令总共有X类，所以在￥位操作码 字段中，还能被单地址指令使用的前4位指令前缀的 总数为24－X。单地址指令的操作码长度为10位，在 4位指令前缀之后，余下的（10－4＝6）位总共可以 表示的不同二进制数种类为26＝64种。这种单指令 格式种类的计算就成了一个数学的组合问题，单指 令的种类为（24－X）×26类。