电工学第21章

R
1
J
0
于月森
1
CK
0
总目录 章目录 返回 上一页 下一页
(2)J=0，K=1 设触发器原 态为“1‖态
1 Q 0
Q
0 Q 1
F从 S C R
C
Q
翻转为“0‖态 设触发器原 态为“0‖态
SD 0
为“？”态
F主 S 0 C 1R 1 0 00 1 1 J CK
1
Q
1 RD Q
1 0 1
0
Q
Q
.
& G1
.
& G2
1 SD
被封锁
1
& G3
1
& G4 0 被封锁 R C
RD1
R，S 输入状态 不起作用。 触发器状态不变
S
于月森
总目录 章目录 返回 上一页 下一页
当C=1时 触发器状态由R，S 输入状态决定。
Q
Q
.
& G1
.
& G2
触发器的翻转 1 SD 时刻受C控制 （C高电平时 打开 & G 3 翻转），而触 发器的状态由 R，S的状态决 定。 S
Q
.1
& G2
触发器置“0‖
1
& G3
0 RD 1
& G4 1
触发器置“1‖
S0
于月森
C
R1
总目录 章目录 返回 上一页 下一页
Baidu Nhomakorabea
(4) S =1, R= 1
Q=0 1 Q
若先翻
Q 1 Q=1
.
& G1 1 1
. 若先翻
& G2
当时钟由 1变 0 后 触发器状态不定
1 SD
0 1
0 RD 1 1
& G3
于月森
0
总目录 章目录 返回 上一页 下一页
(3)J=1，K=0 设触发器原 态为“0‖态
0 Q 1
Q
1 Q 0
F从 S C R
C
Q
翻转为“1‖态 设触发器原 态为“1‖态
SD 1
为“？”态
F主 S 1 C 0R 1 0 11 0 0 J CK
1
Q
0 Q
RD
1 0 1
0
于月森
0
总目录 章目录 返回 上一页 下一页
逻辑符号 Q Q
1
1
SD J C K RD
C下降沿触发翻转
SD 、 RD为直接置 1、置 0 端，不受时钟控制，低 电平有效，触发器工作时SD 、 RD应接高电平。
于月森
总目录 章目录 返回 上一页 下一页
例：JK 触发器工作波形
下降沿触发翻转
C J
K
Q
于月森
总目录 章目录 返回 上一页 下一页
21.1.3 维持阻塞 D 触发器
1.电路结构
Q
Q
基本R-S触发器
& G1 SD 反 馈 线
跳转
& G2 RD
& G3
& G4 C
导引电路
& G5
& G6
D
于月森
总目录 章目录 返回 上一页 下一页
21.1.3 维持阻塞 D 触发器 Q 0
2.逻辑功能 （ 1） D = 0 当 C = 0时 触发器状态不变 当 C = 1时 触发器置“0‖ SD & G1
触发器保持 “1‖态不变
Q
Q
.
0 1
.
0 0
& G1 0 SD 置位
于月森
& G2 1 RD
总目录 章目录 返回 上一页 下一页
(3) SD=1，RD = 1
设原态为“0‖ 态
0 Q
Q1
0
.
1 0
.1
& G2
& G1 保持为“0‖ 态
SD
1
1 RD
于月森
总目录 章目录 返回 上一页 下一页
设原态为“1‖ 态 当 SD=1， RD=1时， 触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。 1 1.
1
Q
0 Q
1 0 1
0
于月森
0
总目录 章目录 返回 上一页 下一页
(1)J=1, K=1 设触发器原 态为“ 1‖ 态 (1)J=1,K =1
跳转
Q1
Q
Q0 Q
F从 S C R
C
为“？”状态 J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。
SD
RD
Q
S
F主 C
Q
于月森
总目录 章目录 返回 上一页 下一页
同时变 1后不确定
2. 可控 RS 触发器 基本R-S触发器
Q
Q
.
& G1
.
& G2
SD
导引电路 & G3 & G4
RD
S
时钟脉冲
于月森
C
R
总目录 章目录 返回 上一页 下一页
SD，RD 用于预置触 发器的初始状态， 工作过程中应处于 高电平，对电路工作 状态无影响。 当C=0时
触发器保持 “1‖态不变
Q
Q
.
0 1
0 0
& G1 SD1
& G2 RD1
于月森
总目录 章目录 返回 上一页 下一页
(4) SD=0，RD = 0
―1‖态
当信号SD= RD = 0 Q 1 同时变为1时，由 1. 于与非门的翻转 时间不可能完全 & G1 相同，触发器状 1 1 0 态可能是“1‖态， 1 1 也可能是“0‖态， SD 0 不能根据输入信 号确定。
21.1 双稳态触发器
21.1.1 R－S 触发器
21.1.2 主从J－K 触发器 21.1.3 维持阻塞D 触发器 21.1.4 触发器逻辑功能转换
于月森
总目录 章目录 返回 上一页 下一页
21.1 双稳态触发器
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存 一位二进制码。 特点： 1、有两个稳定状态“0‖态和“1‖态； 2、能根据输入信号将触发器置成“0‖或“1‖态； 3、输入信号消失后，被置成的“0‖或“1‖态能 保存下来，即具有记忆功能。
0 1 不定
克服办法：采用 JK 触发器或 D 触发器
于月森
总目录 章目录 返回 上一页 下一页
21.1.2 主从JK触发器
1.电路结构
Q
Q Q 互补时 钟控制 主、从 触发器 不能同 时翻转 1
Q
从触发器
反 馈 线 SD
F从 S C R
C
RD
Q
S
主触发器
F主 C
Q
R
S JQ R KQ
(4)J=0，K=0 设触发器原 态为“0‖态
Q0
Q
Q1 Q
保持原态
F从 S C R
C
保持原态
SD
RD
Q
保持原态
S 0
F主 C 0R 0 0 CK
0
Q
1
10 J
0
于月森
1
总目录 章目录 返回 上一页 下一页
结论：
Q0
Q
Q1 Q
S JQn R KQn
C高电平时F主状态 由J、K决定，F从状 态不变。
第21章 触发器和时序逻辑电路
21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4 555定时器及其应用 21.5 应用举例
于月森
总目录 章目录 返回 上一页 下一页
第21章 触发器和时序逻辑电路
本章要求
1. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点。 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路。 3. 学会使用本章所介绍的各种集成电路。 4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。
例：画出可控 R－S 触发器的输出波形 可控 R－S状态表 C
S
R Q 0 不定
S 0 0 1 1
R 0 1 0 1
Qn+1 Qn
0 1 不定
Q 1
C高电平时触发器 不定 状态由R、S确定
于月森
总目录 章目录 返回 上一页 下一页
存在问题： 时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。 C Q=S Q=R S 0 0 1 1 R 0 1 0 1 Qn+1 Qn
于月森
RD 1
& G4
打开
1 C
R
总目录 章目录 返回 上一页 下一页
当C=1时
Q
Q
.
& G1 1 SD
打开
.
& G2
触发器状态由R，S 输入状态决定。
(1) S=0, R=0
1
& G3
1
& G4
RD 1
触发器保持原态
打开
S0
于月森
1 C
R 0
总目录 章目录 返回 上一页 下一页
Q
(2) S = 0, R= 1 0. & G1 1 SD (3) S =1, R= 0
& G2
RD
总目录 章目录 返回 上一页 下一页
触发器输出与输入的逻辑关系
(1) SD=1，RD = 0
设触发器原态 为“1‖态。
1
Q
Q
0
0.
& G1 1 0 1
.1
& G2 0 RD
总目录 章目录 返回 上一页 下一页
翻转为“0‖态
SD
于月森
设原态为“0‖ 态 结论: 不论 触发器原来 为何种状态， 当 SD=1， RD=0时， 将使触发器 置“0‖或称 为复位。 0Q 0 .
于月森
总目录 章目录 返回 上一页 下一页
时序逻辑电路的特点：
电路的输出状态不仅取决于当时的输入信号， 而且与电路原来的状态有关，当输入信号消失后， 电路状态仍维持不变。这种具有存贮记忆功能的
电路称为时序逻辑电路。
下面介绍双稳态触发器，它是构成时序电路 的基本逻辑单元。
于月森
总目录 章目录 返回 上一页 下一页
触发器保持 “0‖态不变 Q1
.1
& G1 1 SD
于月森
& G2 0 RD 复位
总目录 章目录 返回 上一页 下一页
1
0
(2) SD=0，RD = 1
设原态为“0‖ 态
0 1
Q
Q
1
.
0 0 1
.0
& G2
& G1 翻转为“1‖ 态
SD
1 RD
于月森
总目录 章目录 返回 上一页 下一页
设原态为“1‖ 态 结论: 不论 触发器原来 为何种状态， 当 SD=0， RD=1时， 将使触发器 置“1‖或称 为置位。 1 1
& G4
S1
于月森
C
1
R1
0
总目录 章目录 返回 上一页 下一页
可控RS状态表 S 0 0 1 1 R 0 1 0 1 Qn+1 Qn 0 1 不定
跳转
逻辑符号 Q Q
SD S C R RD C高电平时触发器状态由R、S确定 Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态
于月森
总目录 章目录 返回 上一页 下一页
Q
F从 S C R
C
SD
RD
Q
S
F主 C 0
0
Q
R
1 1
状态保持不变。
于月森
J C 1
0
K
总目录 章目录 返回 上一页 下一页
C高电平时触发器接 收信号并暂存（即F 主状态由J、K决定， F从状态保持不变）。
Q
Q
Q Q
C下降沿( )触发器翻 转（ F从状态与F主状 态一致）。
C低电平时,F主封锁 J、K不起作用 要求C高电平期间J、K 的状态保持不变。
于月森
Q
.
1
1 0 若先翻转
& G2
1
1
RD 0
若G1先翻转，则触发器为“0‖态
总目录 章目录 返回 上一页 下一页
基本 R－S 触发器状态表
逻辑符号
SD
1 0 1 0
RD
0 1 1 0
Q
0 1 不变
功能 置0 置1 保持
Q
Q
SD RD RD(Reset Direct)-直接置“0”端(复位 低电平有效 端) SD(Set Direct)-直接置“1”端(置位端)
1
1Q
& G2
1 0
RD
1
0
& G3
0
& G4
1 1
C
封锁
& G5
& G6
在C = 1期间，触发器保持“0‖不变
于月森
D
0
总目录 章目录 返回 上一页 下一页
21.1.3 维持阻塞 D 触发器 2.逻辑功能 （ 1） D = 1
当 C = 0时 触发器状态不变 当 C = 1时 触发器置“1‖
F从 S C R C
SD
RD
Q
S
F主 C 0
Q
R
1
1
J C
1
K
0
总目录 章目录 返回 上一页 下一页
0
于月森
分析JK触发器 的逻辑功能 (1)J=1, K=1 设触发器原 态为“0‖态
0 Q 1
Q
1 Q 0
状态不变
F从 S C R
C
Q
主从状 态一致
RD
SD 1
翻转为“1‖态
状态不变
F主 S 1 C 0R 1 0 11 1 0 J CK
J C
于月森
K
总目录 章目录 返回 上一页 下一页
2. 工作原理
Q
Q Q
C 0
1
F从封锁 F从状态保持不变。
SD
Q
F从 S C R
C
RD
F主打开 F主状态由J、K决 定，接收信号并 暂存。
Q
S
F主 C 1
Q
R
0 1
J
0
于月森
1 C
K
总目录 章目录 返回 上一页 下一页
C 0
1
0
Q
Q Q
F从打开 从触发器的状态取 决于主触发器，并 保持主、从状态一 致，因此称之为主 从触发器。 F主封锁
3. JK触发器的逻辑功能 J 0 0 1 1
JK触发器状态表 K 0 1 0 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0 Qn 0 1 Qn
于月森
总目录 章目录 返回 上一页 下一页
JK触发器状态表 J 0 0 1 K 0 1 0 Qn+1 Qn (保持功能) 0 (置“0‖功能) 1 (置“1‖功能) Qn (计数功能)
C下降沿( )触发器 翻转（ F从状态与F主 状态一致）。
SD
F从 S C R
C
RD
Q
S
F主 C
Q
R
1
J
0
于月森
1
CK
0
总目录 章目录 返回 上一页 下一页
S JQn R KQn
S ' R ' Qn+1 Qn 0 0 0 1 0 1 0 1 C高电平时F主状态 由J、K决定，F从状 态不变。 C下降沿( )触发器 翻转（ F从状态与F主 状态一致）。
于月森
总目录 章目录 返回 上一页 下一页
21.1.1 R－S 触发器
1. 基本 R－S 触发器 两互补输出端 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1‖ 态；反之为“0‖ 态。 Q Q
.
& G1 SD 两输入端
于月森
.
反馈线