锁相的意义是相位同步的自动控制
锁相环特斯拉线圈制作图解
锁相环特斯拉线圈制作图解成品镇楼————————————————————————项目：锁相环特斯拉线圈（PLLsstc）难度：★★★★☆☆极客指数：★★★★☆☆时间：两周嘿喂狗（～￣▽￣）～————————————————————————首先什么是特斯拉线圈呢？特斯拉线圈，是塞尔维亚籍科学家尼古拉·特斯拉于1891年发明，用来演示无线输电以及高频高压交流电特性的装置。
特斯拉线圈又叫泰斯拉线圈，因为这是从“Tesla”这个英文名直接音译过来的。
固态特斯拉线圈还可以通过音频来控制，使电路推动空气发声。
这是一种分布参数高频共振变压器，可以获得上百万伏的高频电压。
根据特斯拉线圈由LC振荡接收能量的原理，设计出了极具现代感的SSTC固态特斯拉线圈······巴拉巴拉······想知道的请找百度百科。
╰（￣▽￣）╭向伟人尼古拉·特斯拉致敬！！————————————————————————第一先百度一下电路图，理解一下它的原理。
不然都头来都不知自己做了什么。
特斯拉线圈是一种利用谐振原理运作的“升压变压器”首先，对次级线圈发射一些能量，使它内部有高频交流电（LC振荡），然后会发射出电磁波。
电磁波被天线或磁环接收，经过CD4046内部的电路，锁定谐振范围，然后输出相应频率的方波信号输入两枚功率放大芯片，再通过GDT（Gate Driver Transformer，门驱动变压器）输入到一个半桥（功率放大电路）中，产生强度较高的电磁波，被次级线圈接收。
此时次级线圈内再次有了能量，会。
锁相环的电路组成、器件参数及工作原理
摘要：简单介绍了锁相环电路的基本概念及原理，以通用型集成锁相环4046为例主要介绍了锁相环的电路组成、器件参数及工作原理，并对COMS集成锁相环CC4046的应用做了简单研究。
关键词：锁相环鉴相器压控振荡器1 引言锁相环作为一种重要的功能电路在通信、导航、控制、仪器仪表等领域得到了广泛的应用。
20世纪70年代以后随着集成电路技术的飞速发展，出现了多种型号的集成锁相环产品，其中模拟式集成锁相环以NE/SE 560系列最为常用，COMS集成锁相环CD/CC4046最具代表性。
两者基本原理相同，区别在于前者的鉴相器由模拟电路组成，而后者由逻辑电路组成。
2 锁相环的基本概念所谓锁相，就是相位同步的自动控制。
完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL（Phase Locked Loop)。
最典型的锁相环由鉴相器（Phase Detector）,环路滤波器（Loop Filter）,压控振荡器（Voltage Controlled Oscillator）三部分组成，如图1所示。
图1 PLL功能框图其中，鉴相器相位比较作用，其输出电压反映两个输入信号间的相位差（与频率之差成线性关系）的大小。
该电路通过具有低通特性的环路滤波器后，建立起一个平均电压，作用于VCO的控制输入端，VCO的振荡频率则由其控制电压的大小决定，当控制电压=0时，对应的振荡频率称为VCO的固有频率。
整个环路根据负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO振荡频率与输入信号之差的方向变化，直到VCO振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO的频率锁定于输入信号的频率或简称锁定。
环路由失锁状态进入锁定状态的过程称为捕捉过程。
在捕捉过程中，VCO振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。
在频率牵引过程中，环路有能力自行锁定的最大输入信号频率范围称为捕捉频带或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。
做化学实验的心得体会(5篇)
做化学实验的心得体会（5篇）做化学实验的心得体会篇1示范在其他教学方法中有着不可替代的作用。
为了增加演示效果和实验的可视性，我在实际教学中做了一些尝试，取得了良好的效果。
比如压力实验用的是气球，光的直线传播实验用的是自制的特大号果冻。
演示串并联电路的时候，我做了一个很大的演示板和一根超长的电线。
电池盒、开关、灯座、灯泡等。
被科学地排列在上面，挂在黑板上，通过一根长长的电线连接到桌面上的演示仪上。
大胆大方，让全班同学看得一清二楚，电路连接一目了然，让演示更加得心应手。
在日常的教学实践中，我体会到小实验、小制作的完成可以激发学生学习物理知识的兴趣，调动他们学习的积极性。
物理的特点决定了学生学习物理的难度，导致了部分学生对物理学习的恐惧和厌学。
如果能改进课堂教学，体验自己动手制作和练习的乐趣，就能激发他们学好物理的信心。
如自制针孔成像相机、潜望镜、望远镜、简易天平、电机等。
，既能锻炼学生的动手制作能力，又能培养学生的思维习惯和动手创新能力。
注意引导学生观察实验。
观察是实验的第一步。
为了让学生养成仔细观察的习惯，培养观察能力，教师首先要让学生自由观察。
经过一段时间的观察，老师会提出问题。
某些学生观察方法不当是肯定的，老师可以引导学生重新观察，一定会加深印象。
此外，一些成功率较高的实验也可以由学生演示，提高学生的参与度。
总之，演示实验的创新可以让学生学会学习，增加锻炼的机会。
在今后的工作中，要不断思考，不断创新，让演示实验为教学做出更大的贡献。
做化学实验的心得体会篇2在实验具体操作的过程中，对理论知识(半加器和全加器)也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。
实验操作中应特别注意的几点：(1)刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。
(2)连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。
(3)顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。
锁相
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
实验体会和心得模板6篇
实验体会和心得模板6篇心得体会记录了我们在实践中不断成长的足迹，心得体会的撰写可以帮助我们更好地理解重要性，本店铺今天就为您带来了实验体会和心得模板6篇，相信一定会对你有所帮助。
实验体会和心得篇1一个长学期的电路原理，让我学到了很多东西，从最开始的什么都不懂，到现在的略懂一二。
在学习知识上面，开始的时候完全是老师讲什么就做什么，感觉速度还是比较快的，跟理论也没什么差距。
但是后来就觉得越来越麻烦了。
从最开始的误差分析，实验报告写了很多，但是真正掌握的确不多，到最后的回转器，负阻，感觉都是理论没有很好的跟上实践，很多情况下是在实验出现象以后在去想理论。
在实验这门课中给我最大的感受就是，一定要先弄清楚原理，在做实验，这样又快又好。
在养成习惯方面，最开始的时候我做实验都是没有什么条理，想到哪里就做到哪里。
比如说测量三相电，有很多种情况，有中线，无中线，三角形接线法还是y形接线法，在这个实验中，如果选择恰当的顺序就可以减少很多接线，做实验应该要有良好的习惯，应该在做实验之前想好这个实验要求什么，有几个步骤，应该怎么安排才最合理，其实这也映射到做事情，不管做什么事情，应该都要想想目的和过程，这样才能高效的完成。
电原实验开始的几周上课时间不是很固定，实验报告也累计了很多，第一次感觉有那么多实验报告要写，在交实验报告的前一天很多同学都通宵了的，这说明我们都没有合理的安排好自己的时间，我应该从这件事情中吸取教训，合理安排自己的时间，完成应该完成的学习任务。
这学期做的一些实验都需要严谨的态度。
在负阻的实验中，我和同组的同学连了两三次才把负阻链接好，又浪费时间，又没有效果，在这个实验中，有很多线，很容易插错，所以要特别仔细。
实验体会和心得篇2新教育实验的核心理念是：为了一切人，为了人的一切。
这里的人，不仅仅指学生，也包括教师和家长。
记得作家峻青说过一句意味深长的话：人的一生是漫长的，但在关键处常常只有几步，特别是在你年轻的时候。
基于CPLD实现的一种新颖数字锁相
关键词：数字锁相环；ＣＰＬＤ；感应加热；移相控制
中图分类号：Ｔｆｆ２７３：ＴＧ４３
文献标志码：Ｂ
０引言 锁相的意义是相位同步的自动控制，能够完成２
个电信号相位同步的自动控制闭环系统叫锁相环，简 称ＰＬＬ。锁相技术现已广泛应用于电子技术的各个领 域，在感应加热中由于负载线圈都为时变元件，其电 参数随时间、温度变化，因而负载谐振频率也随时间 变化。为提高电源输出功率因数。降低开关损耗，应 对变换器的功率开关器件实行软开关控制，必须使驱 动脉冲频率跟踪谐振频率。最初的锁相全部由模拟电 路组成．模拟锁相存在温度漂移、电网电压的影响等 缺点。
：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：：一：：：：：’：＋：：：：：：：：：：：：
万方数据
稠３四路ｎ矾Ｈ的输入输出信号示意田
Ｗｅｌｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ Ｖ０１．３８ Ｎｏ．２ Ｆｅｂ．２００９
测宽（ｃｅｋｕａｎ）模块如图４所示。
●
■
●
■
ｅｎｄ ｆｅｎｐｉｎ； ａｒｃｈｉｔｅｃｔｕｒｅ ｒｔｌ ｏｆ ｆｅｎｐｉｎ ｉｓ ｓｉｇｎａｌ ｃｏｕｎｔｅｒ：ｒａｎｇｅ ０ ｔｏ １０２３；
：：：：：：：’：：：：：：：…‘一
模块（ｃｅｋｕａｎ），锁存模块（１０ｃｋ，ｌｏｃｋｙｘ），死区实 现及驱动实现模块（￥ｃａ，ｓｃｂ，ｓｅｅ，ｓｃｄ），保护模块 （ｂａｏｈｕ）组成。ｒｅｓｅｔ是作为故障信号。电流输入信 号是逆变桥输出的电流通过过零比较器等转换为幅值 为３．３ Ｖ的方波信号，ｙｘａｃ［７…０］为一个８位的移 相信号，ｐｗｍａ，ｐｗｍｂ，ｐｗｍｃ，ｐｗｍｄ为四路输出驱 动信号【５１。
万方数据
·焊接设备与材料· ３７
焊接电路板心得体会
焊接电路板心得体会焊接电路板心得体会（精选14篇）我们有一些启发后，不妨将其写成一篇心得体会，让自己铭记于心，这样我们就可以提高对思维的训练。
那么心得体会到底应该怎么写呢？以下是小编为大家收集的焊接电路板心得体会，希望对大家有所帮助。
焊接电路板心得体会篇11.对电子技术有了更直接的认识，对放大和整流电路也有了更全面的认识，虽然曾经也做过简单的单管收音机，但与这次的相比，无论从原理还是实际操作上来讲那都只能算小儿科。
2.对焊接技术有了更进一步的熟悉，对焊接程序也有了更清晰的认识，也更熟悉了焊接的方法技巧。
看着我们的焊点从最初的惨不忍睹到最后的爱不释手真的很有成就感。
3.对问题的分析处理能力有了很大的进步，由于一开始的盲目行动，我们犯了很多低级的错误，比如一开始居然把元件焊在了印制板的反面，先焊了集成块等等。
随着实习的进行，我们深刻体会到了事前分析规划的重要性，相信这是没有进行过这种实践活动的人所体会不到的。
4.对动手能力有很大提高，也认识到了所见和所做的差距，尤其是当我们满头大汗颤颤抖抖焊集成块时，才知道原来保持抓烙铁的手不抖都是很难的。
5.对电子产品的调试纠错有了更多的经验。
我们的收音机制作真的可谓命途多舛，第一次接通电源它一点反应都没有，我们才一点点分析，检查每一个焊点，分析电路板的接线，最终完美解决了问题。
6.对团队合作的意识培养起到了很大的帮助，虽然抓烙铁的是一只手，可是后面有许多个头脑在指挥和支持着，大家一起分析电路图，一起解决我们面前的每一个难题。
焊接电路板心得体会篇2以下是我从事几个月的焊接工作的一点体会，献给大家。
名词解释：电烙铁:一种手工焊接的主要工具。
助焊剂：松香熔于酒精(1：3)形成"松香水"，又称助焊剂。
一：正确使用电烙铁1、电烙铁使用前要上锡，具体方法是：将电烙铁烧热，待刚刚能熔化焊锡时，涂上助焊剂，再用焊锡均匀地涂在烙铁头上，使烙铁头均匀的吃上一层锡。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
CD4046引脚功能
〈CD4046内部电原理框图〉
CD4046引脚功能_ＩＵ
浏览:4次作者：企业库时间：2010-1-17 19:43:47
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046 Biblioteka df中文资料下载：下图是CD4046的引脚排列，采用16脚双列直插式，各管脚功能：
1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
〈CD4046引脚图〉
CD4046典型应用电路。
图6是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。
变压器套管介质损耗在线监测及故障诊断系统
变压器套管介质损耗在线监测及故障诊断系统摘要：随着国民经济的迅速增长，对电力系统的依赖也日益增大，停电事故造成的损失也越来越大。
变电站主变压器是电力系统的主要设备，其运行的可靠性直接关系到电力系统的安全及供电的可靠性。
为保证电力系统的安全运行，必须加强对变电站主变压器绝缘的监测。
套管是变压器中一种重要的部件，介质损耗因数是反应电容型套管绝缘状况的重要特性参数，在线监测变压器套管的介质损耗（简称介损）是判断其绝缘状况的有效手段。
本设计采用DSP和CPLD实现套管在线监测终端设计。
本文重点阐述了基于谐波分析法对介质损耗角的在线提取以及终端锁相倍频电路设计和基于灰关联方法对套管故障诊断的分析，为提高监测精度，采用B码时钟实现异地高精度同步采样。
经试验表明，系统工作稳定可靠、能够精确在线测得变压器套管的介质损耗。
关键词：套管；介质损耗；在线监测； DSP；CPLD0引言变电站主变压器是电力系统的主要设备，其运行的可靠性直接关系到电力系统的安全及供电的可靠性[1-2]。
一旦发生失故，造成的损失或影响巨大。
我国从20世纪50年代开始，主要根据《电气设备预防性试验规程》的规定对电气设备进行定期的停电试验、检修和维护，这些预防性试验发挥了一定的积极作用，大量严重受潮和有明显缺陷的设备被检查出来。
但由于这种停电检修和试验是定期进行，难以及时反映设备内部的绝缘潜伏性故障，具有一定的盲目性，同时也造成了大量人力物力的浪费，而且试验电压往往要低于运行电压，因此其等效性相对较差，对某些缺陷反映不够灵敏，不能完全适应电网的安全、经济、稳定运行需求。
据不完全统计，1985~1990年间全国有80%的变压器事故是在预防性试验合格的情况下发生的[3-4]。
因此，基于状态的维修方式逐步代替基于时间的维修方式是电力系统设备维修发展的必然趋势，而电气设备绝缘在线监测技术作为实行状态维修的前提，已成为近年来国内外高压领域的研究热点[4-6]。
锁相环CD4046的原理详细介绍及应用电路
退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
基于锁相环技术的络筒机车速自适应
摘
明
（． １ 无锡职业技术学院 ， 江苏 无 锡 ２４ ２ ； ． １ １ １ ２ 海鹰集 团纺 电 ： 绍了利用锁相环 Ｃ ４ ４ 介 Ｄ ０ ６完成 自动频率跟踪 的方法 ， 该方 法克服 了其他方法 实时性和稳定 性差 的缺点 ， 而 实现络 从
（ ． ｘ Ｉｓｔｔ ｏ Ｔ ｃｎｌｇ ，Ｗｕｉ １ １ １ Ｃ ｉａ ２ Ｈ ｉｎ ｎ ｒｒｅＧｏ ｐＣ ． Ｌｄ， ｘ ２４ ２ ， ｈｎ ） １Ｗｕｉｎｔｕ ｆ ｅｈｏｏｙ ｉｅ ｘ ４ ２ ， ｈｎ ； ． ａ ｉｇＥ ｔ ｐ ｓ ｒｕ ｏ， ｔ． Ｗｕｉ １１ １ Ｃ ａ ２ ｙ ｅ ｉ ｉ
（Ｐ ） Ｌ Ｆ 三部分组 成 ， 锁相环原 理图见 图 １ 所示 。
误差 电压 压
（ 即同步） 实现频率 自动跟踪 和相位锁定。当锁相环 ， 人锁 时， 它还具有 “ 捕捉” 信号 的能力 ， Ｃ Ｖ Ｏ可在某一 范围内 自 动跟踪输入信号的变化 ， 如果输入信号频率
在锁相环 的捕捉范围内发 生变化 ， 锁相环能捕捉到输 入信号频率 ， 并强迫 Ｖ Ｏ锁定在这个频率上。锁相环 Ｃ 应用非常灵活 ， 如果输入信号频率 不等于 Ｖ Ｏ输 出 Ｃ 信号频率 ， 而要求两者保持一定的关系， 例如 比例关 系或 差值关 系 ， 可 以在 外部 加入 一个 运算 器 ， 则 以满 足 不 同工作的需要。普通络筒机车速 由于环境、 人为因 素等条件原 因， 车速不可能保持恒定不变 ， 用锁相环技
ｌｃｒ ｎ ｃ ｕ ｈ ａ ｌ ｔ ｎ ｃ ｙ ｒ ｌ ａ ｅ ｄ ｙ ｒ ｅ ａ ｌ ｃ ａ ｓ ｌ ｒ ｅｃ ｅ ｔ ｉ ｓｓ ｃ ｓ ｅｅ ｒ ｉ ａ ｎ ｃ ｅ ｒｒ ａ ａｎ ｄ ｆ ｕｔ ｌｓ ｉ ｅ ． ｔ ． ｏ ｃ ｏ ｎ ｆ
CMOS锁相环和延迟锁相设计与研究（北大硕士论文）
北 京 大 学硕士研究生学位论文CMOS锁相环和延迟锁环设计与研究*名：***学号： ********系别：计算机科学与技术系专业：微电子学与固体电子学研究方向：专用集成电路设计导师：吉利久教授二〇〇二年五月声明著作权声明任何收存和保管本论文各种版本的单位和个人，未经本论文作者授权，不得将本论文转借他人并复印、抄录、拍照、或以任何方式传播。
否则，引起有碍作者著作权益之问题，将可能承担法律责任。
原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。
除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律结果由本人承担。
作者：窦训金日期：2002年5月12日摘要锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提供片内高速时钟。
随着SoC技术的出现，作为IP建库的重要内容，对锁相环电路的研究和设计也具有了更加重要的意义。
本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。
第二章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、稳定性和噪声特性等方面的分析。
第三章给出了各种典型的锁相环子模块电路和系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡器这三个主要模块。
第四章中，提出了几种新型锁相环子模块电路结构，包括改进的双边鉴频鉴相器、新型电流型压控振荡器和新型延迟锁环频率合成电路，同时分别对它们的性能进行了分析，并将之与典型电路结构加以比较。
最后，对整个锁相环的设计和研究进行了总结。
本文设计的锁相频率合成器采用上海贝岭1.2µm CMOS工艺实现，完成了全部电路的设计、仿真及版图的设计，并通过了版图提取和后仿真。
关键词：锁相环、时钟产生、频率合成、鉴频鉴相器、电荷泵、压控振荡器、相位噪声、延迟锁环AbstractAs one important part of modern clock generator circuits, PLL (Phase Locked Loop) has played an extremely important role in VLSI circuits. Today, in most digital ICs, PLL clock generators are used to provide on-chip high-speed clock. For recently-emerged SoC (System on a Chip) technology, PLL circuit, as an important IP block, is well worthy of further design and research.In this paper, we firstly introduce the history and evolution of phase locked technologies as well as the state of the art in it. The second chapter presents the principle and main features of PLL, including the analysis of phase/frequency response, stability and phase noise, etc. Some typical sub-circuit blocks are described in chapter three, mainly on PFD (Phase/Frequency Detector), CP (Charge Pump) and VCO (V oltage-Controlled Oscillator). In chapter four, novel sub-circuit blocks are presented, including an improved biPFD, a new current-mode VCO and a new DLL (Delay-Locked Loop) frequency synthesizer. Their operations and features are also analyzed as well as compared with other typical circuits. At last, a conclusion is followed.All the design is based on Shanghai Belling 1.2µm CMOS technology. We have finished the circuits design, simulation and layout design, also passed DRC, ERC, LVS and post-simulation on design corners.Key Words：Phase Locked Loop、Clock Generator、Frequency Synthesizer、Phase/Frequency Detector、Charge Pump、V oltage-ControlledOscillator、Phase Noise、Delay-Locked Loop目录第一章引言 (1)§1锁相技术的基本概念 (1)§2锁相技术的历史和发展 (1)§3锁相环路的基本特征 (2)§4锁相技术的现状和研究方向 (3)第二章锁相环路基本原理与分析 (5)§1锁相环的组成 (5)1.1 基本结构 (5)1.2 鉴相器 (5)1.3 环路滤波器 (7)1.4 压控振荡器 (7)§2环路相位模型和基本方程 (9)§3锁相环路的频率响应和稳态相差 (10)3.1 频率响应 (10)3.2 稳态相差 (10)3.3 不同环路的频率响应和稳态相差 (12)§4锁相环路的同步、跟踪和捕捉 (17)4.1 同步过程 (17)4.2 捕捉过程 (18)§5 锁相环稳定性分析 (20)5.1 锁相环稳定性的概念 (20)5.2 稳定性判据 (20)5.3 几种环路的稳定性条件 (22)§6锁相环噪声分析 (24)6.1 环路噪声的概念 (24)6.2 环路噪声注入模型 (25)6.3 减小环路噪声的措施 (25)§7电荷泵锁相环 (26)7.1 电荷泵锁相环结构 (26)7.2 环路基本方程 (26)7.3 环路稳定性分析 (27)§8延迟锁环 (30)§9小结 (31)第三章锁相环子模块电路结构 (34)§1鉴频鉴相器 (34)1.1 基于触发器型的鉴频鉴相器 (34)1.2 预充电式鉴频鉴相器（ptPFD） (35)1.3 nc-级鉴频鉴相器（ncPFD） (37)§2电荷泵 (39)2.1 传统电荷泵结构 (39)2.2 差分式电荷泵 (41)2.3 对称负载的电荷泵结构 (42)§3各种压控振荡器结构 (43)3.1 反相器型压控振荡器 (43)3.2 电流模压控振荡器 (43)3.3 差分型压控振荡器 (45)§4小结 (49)第四章锁相环和延迟锁环电路设计 (51)§1鉴频鉴相器设计 (51)1.1 单边鉴频鉴相器和双边鉴频鉴相器电路结构 (51)1.2 upPFD、dnPFD和biPFD鉴相特性比较 (53)1.3 upPFD、dnPFD和biPFD的优缺点 (54)1.4 改进的双边鉴频鉴相器 (55)1.5 新型biPFD和原有biPFD仿真结果比较 (60)§2电荷泵设计 (62)§3环路滤波器设计 (65)§4压控振荡器设计 (66)4.1 简单电流型压控振荡器 (66)4.2 电流型压控振荡器结构改进 (68)§5环路仿真结果 (71)§6延迟锁环频率合成研究 (74)6.1 延迟锁环（DLL）频率合成原理 (74)6.2 频率合成电路结构 (75)6.3 新型频率合成电路 (78)§7小结 (79)第五章结论 (82)致谢 (83)第一章引言§1锁相技术的基本概念锁相是相位锁定的简称，其具体含义是相位同步的自动控制，或者说是利用相位自动调节的方法实现两个信号的相位同步。
脉冲信号发生器
电子技术综合训练设计报告题目：脉冲信号发生器姓名：丁旺鹏学号：08230625班级：08级电气及其自动化6班同组成员：魏飞龙指导教师：李恒杰日期：2010 12 31利用555定时器组成的多谐振荡器脉冲产生产生1kHZ矩形波，经过74LS161计数器降频可以产生100HZ的矩形波，再由HEF4046BP和HEF4518BP 组成的锁相环升频电路变成10KHZ。
控制电路利用74LS161和CD4052控制信号灯，三种控制信号可以通过一个开关控制。
1 设计任务和要求…………………………………………………………?1.1设计任务……………………………………………………………?1.2设计要求…………………………………………………………….?2 系统设计…………………………………………………………………?2.1系统要求…………………………………………………………….?2.2方案设计……………………………………………………………?2.3系统工作原理……………………………………………………….?3 单元电路设计……………………………………………………………?3.1 单元电路A(单元电路的名称) ……………………………………?3.1.1电路结构及工作原理……………………………………………?3.1.2电路仿真…………………………………………………………?3.1.3元器件的选择及参数确定……………………………………………?3.2单元电路B(单元电路的名称) ……………………………………?3.2.1电路结构及工作原理…………………………………………?3.2.2电路仿真…………………………………………………………?3.2.3元器件的选择及参数确定…………………………………………….?4 系统仿真……………………………………………………………………?.5 电路安装、调试与测试……………………………………………………?5.1电路安装………………………………………………………………?5.2电路调试………………………………………………………………?5.3系统功能及性能测试…………………………………………………?5.3.1测试方法设计………………………………………………………?5.3.2测试结果及分析……………………………………………………?6 结论…………………………………………………………………………?7 参考文献……………………………………………………………………?8 总结、体会和建议附录一、设计任务和要求1.1设计任务设计并制作一个脉冲信号发生器。
锁相环CD4046的原理详细介绍及应用电路
退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
cd4046中文资料
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成,如下所示。
〈CD4046内部电原理框图〉CD4046工作原理：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f 2迅速逼近信号频率f1。
VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。
下图是CD4046的引脚排列，采用16脚双列直插式，各管脚功能：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
〈CD4046引脚图〉CD4046典型应用电路。
图6是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。
PLL锁相环的基本原理
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1，图1一、鉴相器（PD）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。
1．异或门鉴相器异或门的逻辑真值表示于表1，图2是逻辑符号图。
从表1可知，如果输入端A和B分别送入占空比为50%的信号波形，则当两者存在相位差Dθ时，输出端F的波形的占空比与Δθ有关，见图3。
将F输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与Δθ有关，这样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。
于是经积分器积分后的平均值（直流分量）为：U = Vdd * Δθ/π (1)不同的Δθ，有不同的直流分量Vd。
Δθ与V的关系可用图4来描述。
从图中可知，两者呈简单线形关系：Ud = Kd *Δθ(2)Kd 为鉴相灵敏度图3图42．边沿触发鉴相器前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。
而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。
二、压控振荡器（VCO）压控振荡器是振荡频率ω0受控制电压UF（t）控制的振荡器，即是一种电压——频率变换器。
VCO的特性可以用瞬时频率ω0（t）与控制电压UF（t）之间的关系曲线来表示。
未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：ωo（t）= ωom + K0 UF（t）式中，K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。
交流采样装置的构成原理和实现
交流采样装置的构成原理和实现作者：李萍来源：《中小企业管理与科技·下旬刊》2014年第02期摘要：随着电力系统的快速发展，交流采样测量装置的使用已越来越普及，交流采用测量装置作为电网电测量参数的在线测量仪器，具有较好的准确度和稳定度。
本文首先分析了交流采样与直流采样的异同，然后重点介绍了交流采样的构成原理和实现，最后提出了一些在交流采样实现中的难点。
关键词：交流采样测量装置原理实现在目前的电力系统应用中，电量数据采集的方法根据采集信号的不同可以被分成两种，一种是直流采样，另一种是交流采样。
随着交流数字技术的完善与成熟及电力建设的飞速发展，在发供电企业的新建、扩建及改造过程中，以新技术为特征的交流采样测量装置已得到全面普及。
1 交流采样与直流采样比较直流采样，它的采样对象为直流信号。
它是把交流电压、电流信号经过PT、CT（或者通过硬件电路变换）变小后，经过整流、滤波，得到对应电量的平均值，送入变送器单元，转化为（0—5）V＼（0—10）V的直流电压或（4—20）mA的直流电流，再由各种装置和仪表采集，其示意图见图1。
这种方法的好处是不经过采样装置处理，但是它的测量结果存在误差，设备复杂，维护难等。
所以，要获得高精度、高稳定性的测量结果，必须采用交流采样技术。
交流采样是将二次侧的电压、电流经高精度的CT、PT变换，变成微处理器可测量的交流小信号，然后利用微处理器的高速，选择一系列的时间点，对这些时间点的瞬时信号进行A/D 转换后，送入微处理器进行处理，得到测量值，其示意图见图2。
测量得到的值为直接数字信号，可以直接传输给主控室的电脑显示，也可传送给远处的监控系统，供远方巡视用。
由于交流采样是对被测量的瞬时值进行采样，因而实时性好，相位失真小。
它用软件替代硬件的功能又使硬件的投入大大减小。
另外，由于它内嵌了微处理器，使得它与主控制之间的双向通信成为可能，并且可以接收、发出或执行控制命令。
因而采用了交流采样的装置往往称为测控装置，其作用已不再仅仅局限于测量了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）。
低通滤波器三部分组成，如图1所示。
图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环， CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为 3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
图3图3 是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。
比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。
当Ui、Uo的相位差Δφ在0°- 180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。
从图中还可知，fout 不一定是对称波形。
对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。
图4相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。
它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。
如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。
在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。
从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。
而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。
上述波形如图5所示。
由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。
图5CD4046 锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。
当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。
由于 VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。
当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。
VCO振荡频率的范围由R1、R2和C1决定。
由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。
一般规定 CD4046的最高频率为1。
2MHz(VDD=15V），若VDD<15V，则fmax要降低一些。
CD4046 内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。
源跟踪器是增益为1的放大器，VCO 的输出电压经源跟踪器至10脚作FM解调用。
齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
综上所述，CD4046工作原理如下：输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号 Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9 脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。
若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。
1 引言锁相环(pll)是一种能跟踪输入信号相位的闭环自动控制系统。
它在无线电技术的各个领域都得到了广泛的应用。
集成环路部件以其低成本、性能优良、使用简便而得到了青睐。
它在频率调制与解调、频率合成、电视机彩色副波提取、fm 立体声解码、遥控系统、频率的编码和译码等诸多方面均得到了利用。
本文介绍了集成锁相环cd4046在频率的调制与解调方面的应用。
2 集成锁相环cd4046介绍2.1 cd4046结构及性能特点它的内部结构框图如图1所示。
它是低功耗cmos型、多功能数字环。
主要参数如下:(1)工作电压3v-18v;(2)静态工作电流(15端开路)10ua;(3)最高工作频率为1.2mhz;(4)稳压管稳定电压4. 45v-6.15v。
它含有两个相位比较器pc?与pcii。
pc?要求输入信号为方波，pci i则无此要求，有一个压控(频率)振荡器vco。
在两个相位比较器的输入端有一个前置放大器，可把100mv的微弱信号变为满电平的方波脉冲。
a2是低滤波器输出缓冲放大器。
cd4046采用16线双列直插式封装，各管脚功能如附表所示:图1 cd4046内部结构框图2.2 cd4046构成频率调制与解调电路的工作原理当从9脚输入音频信号时，从4端可输出受输入信号调制的调频信号。
电路如图2所示，由于调频时要求vco有一定的频率范围(频偏)，所以不用r2收缩频带，即r2为无穷大(12脚空置)仅用r1和c1确定vco的中心频率f0即可。
设计参数时，只需由f0查图4(电源电压vdd为9v时的曲线，横坐标为c1取值)求出c 1与r1即可。
图2 cd4046构成的频率调制电路当从14脚输入一被音频信号调制的(中心频率与cd4046的vco的中心频率相同)调频信号，则相位比较器输出端将输出一个与音频信号具有相同变化频率的包络信号，经低通滤波器滤去载波后，即剩下调频信号解调后的音频信号了。
一般使用pci，这时仅由r1和c1确定vco的中心频率f0，而不用r2来收缩频率范围(其为无穷大)。
同样，由图4查图求r1与c1。
无调频信号输入时，vco工作在f0上。
解调电路如图3所示。
附表 cd4046管脚功能表3 实际电路介绍下面介绍的是频率调制红外线通话器，分为发射与接收电路两部分。
如图5与图6所示，图3 cd4046构成的频率解调电路图4 cd4046在不同外部元件参数下的特性曲线图5 发射电路发射器由话筒mic发出的微弱信号，经5g28构成的反相放大器放大后，(运放为单电源供电，r1与r2将运放的同相输入端偏置在1/2电源电压，从而使其输出端也为1/2电源电压，放大器有较大的动态范围)经c3耦合到cd4046内部压控振荡器的控制脚9端，其压控振荡器的输出端4脚输出受9脚音频信号调制的调制信号。
cd4046的中心频率由r4和c4确定，约为100khz。
r4、c4的参数在设计时由选中的f0和图4查表得到。
无音频信号时，锁相环工作中心频率f0上。
使得cmos锁相环具有频率调制线性好，调制指数大，功耗低等优点。
调频信号经vt驱动发光二极管vd1-vd4向外辐射红外线脉冲。
接收电路中，vt为光敏三极管，它直接接在运放的反相输入端，由运放放大后经c1耦合到cd4046的相位比较器的输入端14脚。
解调电路的中心频率与发射器的中心频率是一致的，也为100khz(c3、r4与发射器的c4、r4相同)。
cd4046的10脚为压控振荡器的控制端，即解调信号输出端，2脚为相位比较器的输出端，比较器信号经r5和c4构成低通滤波器后再接9脚。
9脚的解调信号经cd4046内部运放构成的跟随器缓冲后由10脚输出。
cd4046的4脚为压控振荡器的输出端，3脚为相位比较器的比较输入端，它们连在一起。
cd4046输出的解调音频信号经c4耦合到vt2，由vt2驱动扬声器发声。
发射器中，mic用动圈话筒，vt用cs9013，vd1-vd4用hir405b红外线发光二极管;接收器中vt1用3u31光敏三极管，vt2用cs805 0。
图6 接收电路4 结束语利用锁相环的调制跟踪特性，设计的电路，具有外围元器件少、性能稳定、功能强大的特点。
随着微电子技术、计算机技术的发展以及芯片生产工艺水平的提高，相信更先进的、功能更强大的、价格便宜的(甚至是带有智能化的)锁相环产品会不断出现。
参考文献[1] 张厥盛，郑继禹，万心平. 锁相技术[m]. 西安:西安电子科技大学出版社，1994.[2] 阿兰.布兰查德. 锁相环及其在相干接收机设计中应用[m]. 北京:人民邮电出版社, 1980.[3] 万心平，张厥盛. 集成锁相环路-原理、特性、应用[m]. 北京:人民邮电出版社 1990.作者简介邓重一(1962-) 男讲师研究方向为检测技术、信号处理及eda技术。