数字电子技术资料

第5章
33. 4 位二进制计数器最大模数为（ 16 ）。
34. BCD 码十进制计数器最终计数值是（ 1001 ）。
35. 如果 4bit 移位寄存器中存有数据 1010，那么需要（ 4 ）拍时钟才能将数据串行移出。
36. 同步集成十进制可逆计数器 74LS192，当 CLR=1 时，若输入数据 D=3，则输出数据 Q=
EI=0 时，若输入 8 位数据 D=1110 1101 时，输出编码A2 A1 A0 =（ 011 ）。 16. 3 线-8 线优先译码器 74LS138 的数据输出为（ 低 ）电平有效，当使能控制端有效，
若地址输入 A2A1A0=101 时，数据输出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 =（ 1101 1111 ）。 17. 74LS48 是七段 BCD 译码器，其输出是高电平有效的译码信号，可以直接驱动共（ 阴 ）
15. 对于 TTL 集成电路，0.5V 输入为（ C ）输入。
A、禁止
B、高电平
C、低电平
16. 满足（ C ）时，与非门输出为低电平。
A、只要 1 个输入为高电平
B、所有输入都是低电平 C、所有输入都是高电平
17. 集成门电路的输入端有多余，则多余端应（ C ）处理才是正确的。
A、通过电阻接高电平
2
佛山职业技术学院 机电工程系 机电设备教研室 2015 年 11 月
二、选择
第1章
1. 取值连续的量称为（ B ）。
A、数据量
B、模拟量
C、数字量
2. 二进制数系统包含（ B ）。
A、字节
B、比特
C、2 的幂
3. 二进制整数最右边一位的权值为（ B ）。
A、0
B、1
C、2
4. 二进制数中的最低有效位（LSB）总是位于（ A ）。
B、输入信号改变状态时，输出
端可能出现的虚假信号 C、输入信号不变时，输出端可能出现的虚假信号
31. 下列哪种说法可以消除组合逻辑电路的竞争冒险（ C ）。
A、输入状态不变
B、加精密的电源
C、接滤波电路
32. 组合逻辑电路（ C ）。
A、可能出现竞争冒险
B、一定出现竞争冒险
C、在输入信号状态改变时，可
佛山职业技术学院 机电工程系 机电设备教研室 2015 年 11 月
数字电子技术复习
一、填空 第1章 1. （10 101 101）2=（ 255 ）8=（ 0AD ）16； 2. （100 101 011）2=（ 453 ）8=（ 12B ）16； 3. （11 100 011.011）2=（ 343.3 ）8=（ 0E3.6 ）16； 4. （110.1101）2=（ 6.64 ）8=（ 6.D ）16； 5. 函数F A, B, C AB BC 的取值组合 ABC 分别为（ 001,011,110,111）是，F 的值
B、已知逻辑要求，列真值表的过程
C、已知逻辑要求，求解逻辑功能的过程
25. 七段数码显示译码电路应用（ B ）个输出端。
A、8 个
B、7 个
C、16 个
26. 译码电路的输入量是（ A ）。
A、二进制
B、十进制
C、某个特定信息
27. 全加器是指（ C ）。
A、两个同位的二进制数相加
B、不带进位的两个同位二进制数相加
使能端 EN。若使能有效，地址信号 A2A1A0=101，则输出 Y=（ D5 ）。
1
佛山职业技术学院 机电工程系 机电设备教研室 2015 年 11 月
第4章 21. 基本 RS 触发器在RS=01 时，输出 Q 为（ 置 0 ）状态。 22. 基本 RS 触发器在RS=11，输出 Q 为（ 保持 ）状态。 23. 基本 RS 触发器在RS=00，输出 Q 为（ 不定/失效 ）状态。 24. 集成 JK 触发器 CD4027 的触发方式为上升沿触发，仅直接复位端 RD=1 时，输出 Qn+1=
A、一个输入接 0，另一个接输入信号
B、一个输入接 1，另一个接输入信号
C、连个输入端并接后接输入信号
第3章
23. 组合逻辑电路的输出取决于（ A ）。
A、输入信号的状态
B、输出信号的状态
C、输入信号的现态和输出信号
变化前的状态
24. 组合逻辑电路的设计是指（ A ）。
A、已知逻辑要求，求解逻辑表达式并画逻辑图的过程
B、接地或低电平
C、和使用中的输入端并接
18. 若将异或门当反相器使用，则 A、B 端应（ A ）连接。
A、A 或 B 有一个接 1
B、A 或 B 有一个接 0 C、两个输入端并接后接输入信
号
19. 对于 TTL 集成电路，3V 输入为（ B ）输入。
A、禁止
B、高电平
C、低电平
3
佛山职业技术学院 机电工程系 机电设备教研室 2015 年 11 月
能出现竞争冒险
33. 将一个输入数据送到多路输出指定的通道上的电路是（ A ）。
A、数据分配器
B、数据选择器
C、数值比较器
34. 从多个输入数据中选择一个数据输出的电路是（ B ）。
A、数据分配器
B、数据选择器
C、数值比较器
第4章
35. 仅具有“保持”和“翻转”功能的触发器叫（ C ）。
A、JK 触发器 B、D 触发器 C、T 触发器
过两次 CLK 触发后，4 位数据输出 Q=（
）。
45. 双向移位寄存器 74LS194，当CLR=1，S1S0=11 时，若 Q 的初始值为 0101，经过两次
CLK 触发后，4 位数据输出 Q=（
）。
第7章
46. 8 位 DAC 转换器的分辨率是（ ）。
47. 8 位 ADC 转换器，参考电压 VREF=5V，当输入电压为 1.0V 时，数字量输出为（ ）H。
极数码管。 18. 4 位二进制集成加法器 CC4008，若 A=8，B=9，CI=1 时，则和 S(B)=（ 0010 ）2，
进位 CO=（ 1 ）。 19. 集成数值比较器 74LS85，若二进制数 A=B，且满足 AGTB(A>B)=1、AEQB(A=B)=0、
ALTB(A<B)=0，则输出端（ AGTB(A>B) ）=1。 20. 集成数据选择器 74LS151 有 8 个信号输入端 D0~D7，3 个地址输入端 A2A1A0，一个
为 1。 6. 函数F A, B, C A BC（A B）的取值组合 ABC 分别为（ 011 ）是，F 的值为 1。 7. 函数F A, B, C ABC A B C 的最简与或式为 F=（ 1 ）。 8. 函数F A, B, C, D ABCD ABD ACD 的最简与或式为 F=（ AD ）。 9. 函数F A, B, C, D A B C D ABCD 的最简与或式为 F=（ 1 ）。 第2章 10. 图示门电路的逻辑函数式为：Y=（ A·B ）
（ 0 ）。
37. 同步集成十进制可逆计数器 74LS192，当 CLR=0，LD=0 时，若输入数据 D=3，则输出
数据 Q=（ 3 ）。
38. 同步集成十进制可逆计数器 74LS192，当 CLR=0，LD=1 时，若 UP 端接收计数脉冲，
则计数器输出 Q 进行（ 加 ）计数；当 Q=（ 1001 ）2，且 UP=0 时，进位端CO=0。 39. 同步集成十进制可逆计数器 74LS192，当 CLR=0，LD=1 时，若 DOWN 端接收计数脉
冲，则计数器输出 Q 进行（ 减 ）计数；当 Q=（ 0000 ）2，且 DOWN=0 时，借位
端BO=0。
40. 用集成计数器构成 N 进制计数器，异步清零以（ N ）作为置 0 的输出代买，同步清零
以（ N-1 ）作为置 0 的输出代码。
41. 8 位数据寄存器 74LS273，当CLR=0 时，若输入数据 D=03H，则数据输出 Q=（ ）H。
A、A+B+C
B、 A+BC
C、ABC
13. 正逻辑是指（ A ）。
A、高电平用“1”表示，低电平用“0”表示
B、高电平用“0”表示，低电平用“1”表示
C、高低电平均用“1”或“0”表示
第2章
14. 三态门输出为高阻状态时，（ B ）是正确的说法。
A、用电压表测量指针不动
B、相当于悬空
C、测量电阻指针不动
C、
两个同位的二进制数及来自低位的进位三者相加
28. 编码器和译码器电路中，（ A ）电路的输出是二进制代码。
A、编码
B、译码
C、编码和译码
29. 译码电路的输出量是（ C ）。
A、二进制代码
B、十进制数 C、某个特定的控制信息
30. 组合逻辑电路的竞争冒险是指（ B ）。
A、输入信号有干扰时，在输出端产生了干扰脉冲
A、最右端
B、最左端
C、取决于实际的数
5. 二进制数中的 MSB 的含义（ C ）。
A、最大权值
B、主要位
C、最高有效位
6. 十六进制数系统包含（ B ）数码。
A、6 个
B、16 个
C、10 个
7. 要使用 BCD 码表示十进制数需要（ A ）。
A、四位
B、二位
C、位数取决于数字
8. BCD 码用于表示（ B ）。
A、二进制数
B、十进制数
C、十六进制数
9. 逻辑函数中的变量可以具有（ B ）值。
A、一个
B、二个
C、十个
10. 若逻辑表达式F
，则下列表达式中与 F 相同的是（ A ）。
A、F
B、F
C、F
11. 若一个逻辑函数由 3 个变量组成，则最小项共有（ C ）个。
A、3
B、6
C、8
12. 下列各式中哪个是三变量 A、B、C 的最小项（ C ）。
A、低电平
B、高电平
C、取决于该时钟前的输出状态
38. 具有“置 0”、“置 1”、“保持”和“翻转”功能的触发器叫（ A ）。
A、JK 触发器 B、D 触发器 C、T 触发器
39. 触发器由门电路构成，但与门电路比较，其主要特点是（ B ）。
A、和门电路一样
B、具有记忆功能
C、没有记忆功能
40. TTL 型触发器的直接置 0 端 RD、置 1 端 SD 正确用法是（ A ）。
42. 8 位数据寄存器 74LS273，当CLR=1，输入数据 D=0FH，CP 来了一个时钟脉冲后，数
据输出 Q=（ ）H。
43. 双向移位寄存器 74LS194，当CLR=1，S1S0=01 时，若 Q 的初始值为 0101，SR=1，经
过两次 CLK 触发后，4 位数据输出 Q=（
）。
44. 双向移位寄存器 74LS194，当CLR=1，S1S0=10 时，若 Q 的初始值为 0101，SL=0，经
（ 0 ）。 25. 集成 JK 触发器 CD4027 为上升沿触发，当 JK=（ 00 ）时，输出 Q“保持”。 26. 集成 JK 触发器 CD4027 为上升沿触发，当 JK=（ 01 ）时，输出 Q“置 0”。 27. 集成 JK 触发器 CD4027 为上升沿触发，当 JK=（ 10 ）时，输出 Q“置 1”。 28. 集成 JK 触发器 CD4027 为上升沿触发，当 JK=（ 11 ）时，输出 Q“翻转”。 29. 集成 D 触发器 74LS74，若 Qn=0，D=1，当 CP=0 时，输出 Qn+1=（ 0 ）。 30. 集成 D 触发器 74LS74，若 Qn=0，D=1，当 CP=1 时，输出 Qn+1=（ 0 ）。 31. 集成 D 触发器 74LS74，若 Qn=0，D=1，当 CP 上升沿后，输出 Qn+1=（ 1 ）。 32. T 触发器在输入 T=1 时，时钟 CP 的频率为 10kHz，则输出 Q 的频率为（ 5 ）kHz。
A B
&
Y
11. 图示门电路的逻辑函数式为：Y=（ A+B ）
A
≥1
B
Y
12. 图示门电路的逻辑函数式为：Y=（ A · B ）
A
&
B
Y
13. 图示门电路的逻辑函数式为：Y=（ A B ）
A
≥1
B
Y
14. 图示门电路的逻辑函数式为：Y=（ A○+ B ）
A B
=1
Y
Байду номын сангаас
第3章 15. 8 线-3 线优先编码器 74LS148 的数据输入和输出均为（ 低 ）电平有效，当使能端
20. 满足（ C ）时，或非门输出为高电平。
A、1 个输入为高电平
B、多于 1 个的输入为高电平 C、所有输入都是低电平
21. 一个 4 输入端与非门，使其输出为 0 的输入变量取值组合有（ C ）种。
A、15
B、7
C、1
22. 使输入端为 A、B 的同或门做反相时，A、B 端的连接为（ A ）。
36. 触发器的异步置 0 端和置 1 端，正确用法是（ C ）。
A、都接高电平 1
B、都接低电平 0
C、有小圆圈的，不用时接高电平 1,；没
有小圆圈的，不用时接低电平 0
4
佛山职业技术学院 机电工程系 机电设备教研室 2015 年 11 月
37. 当 D 触发器的输入信号为高电平时，经过一个时钟后，输出将会是（ B ）。