计算机组成原理参考答案

三、简答题

1 CPU中有哪几类主要寄存器。

2通道的基本功能是什么？具体有哪几种类型？

3、RISC指令系统的特点有哪些？

4、CPU中有哪几类主要寄存器？说明其功能。

5、简述引起流水线断流的三种原因及解决办法。

6、何谓DMA方式，为什么DMA方式比中断方式具有更高的IO效率？

7、一台机器的指令系统应当包含哪几类指令？

8、比较同步定时与异步定时的优缺点。

9、通道的基本功能是什么？CPU如何实现对通道的管理？通道如何实现对设备控制器的管理？

10、简述CPU的四种基本功能。

11、为什么DMA方式比中断方式具有更高的I/O效率？

12、磁盘存储器的技术指标有哪些？

13、通道的基本功能是什么？具体有哪几种类型？

14、比较同步定时和异步定时的稳定性缺点。

15、在操作系统中什么情况下需要进行进程调度？

16、选择寻址方式时主要考虑哪些因素？

17、寻址方式在指令格式中的表示方法通常有哪几种方法？

18、说明中断处理的过程，及中断优先级的意义。

19、为什么要对CRT屏幕不断进行刷新？要求刷新频率是多少？为达些目的，必须设置什么样的硬件？

20、说明外围设备的I/O控制方式分类及特点。

21、把外围设备接入计算机系统时，必须解决哪些问题？

四、计算题

CPU执行一段程序时，cache完成存取的次数为3800次，主存完成的次数为200次，已知cache存储周期为50ns，主存存储周期为250ns，求cache/主存系统的效率和平均访问时间。

答：CACHE的命中率：H=Nc/(Nc+Nm)＝3800/(3800+200)=0.95

R=Tm/Tc=250ns/50ns=5

Cache-主存系统效率e为e=1/(r+(1-r)H)*100%=1/(5+(1-5)*0.95)=83.3%

平均访问时间为Ta为Ta=Tc/e=50ns/0.833=60ns

分析题

用时空图法说明流水CPU 比非流水CPU 具有更高的吞吐率。(教材P163)

1、下图表示存储器的分级结构，请在相应的框内填入适当的存储器名称。

计算题

已知x=-0.01111，y=+0.11001,求：

① [x]补，[-x]补，[y]补，[-y]补；

② x+y,x-y,判断加减运算是否溢出。

分析题

解：1）双字长二地址指令，用于访问存储器，操作码字段可指定64种操作

2）RS 型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中

3）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。 计算题

某机的指令格式如下所示

寄存器cache

cache 主存储器

磁盘、光盘

磁带

寻址；X=10： X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R

X1

寻址；X=11：相对寻址

用变址寄存器R

X2

设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：

①4420H②2244H③1322H④3521H

解：1）X=00,D=20H,有效地址EA=20H

2）X=10,D=44H,有效地址EA=1122H+44H=1166H

3）X=11,D=22H，有效地址EA=1234H+22H=1256H

4）X=01,D=21H,有效地址EA=0037H+21H=0058H

综合题：

某计算机系统的内存储器由Cache和主存构成，Cache的存取周期为45ns,主存的存取周期为200ns，已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：（1）Cache的命中率是多少？

（2）CPU访问内存的平均时间是多少纳秒？

（3）Cache－主存系统的效率是多少？

解：1）Cache的命中率H=Nc/(Nc+Nm)＝（4500－340）/4500＝0.92

2）CPU访存的平均时间：Ta=H*Tc+(1-H)Tm＝0.92×45＋（1－0.92）×200＝57.4ns

3)Cache-主存系统的效率E＝Tc/Ta*100%＝45/57.4*100%=0.78*100%=78%

计算题

一个具有22位地址和32位字长的存储器，问：

(1)该存储器能存储多少字节的信息？

(2)如果存储器由512K×16位SRAM芯片组成，需要多少片？

（3）需要地址多少位作芯片选择？

解：1）存储器单元数为222＝4M，存储器容量＝4M×32位＝16MB，故能存储16M字节信息。

2）由于总存储容量为4M×32位，所需芯片数＝4M×32/（512K×16）＝16片3）如用16片芯片组成一个16M的存储器，地址总线低20位可直接接到芯片的A0-A19端，而地址总线高2位（A20,A21）需要通过2：4译码器进行芯片选择。

分析题

一种二进制RS型32位的指令结构如下：

式定义为有效地址E算法及说明列表如下：

请写出6种寻址方式的名称。解;1)直接寻址 2）间接寻址 3）变址寻址 4）基址变址

5）间接寻址 6）寄存器间接寻址

计算题

CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次数为80次，已知cache存储周期为40ns，主存存储周期为200ns，求cache/主存系统的效率和平均访问时间。

答：CACHE的命中率：H=Nc/(Nc+Nm)＝2420/(2420+80)=0.968

R=Tm/Tc=200ns/40ns=5

Cache-主存系统效率e为e=1/(r+(1-r)H)*100%=1/(5+(1-5)*0.968)=88.6%

平均访问时间为Ta为Ta=Tc/e=40ns/0.886=45ns

分析题

某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？如果一个总线周期中并行传送8个字节的数据，总线时钟频率升至66MHz，总线带宽是多少？

解：1）设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：Dr=D/T=D×1/T=D×f=4B×33×106/s=132MB/S 2）Dr=D×f=8B×66×106/s =528MB/s

计算题

1、设x=-20，y=+29，用带求补器的原码阵列乘法器求出乘积x×y=?并用十进制乘法进行验证。

2、已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率是多少？

解：因Ta=Tc/e，则e=Tc/Ta＝40ns/50ns=0.8

r=200ns/50ns=4

又因 e=1/(r+(1-r)*H),可求得H＝0.917

计算题