CMOS基本逻辑单元电路

1 1 1 0
2、NOR门的工作原理
PMOS 器件是串联连接. NMOS 器件是并联连接.
2输入
PMOS 子电路和 NMOS 子电路 是串联连接关系.
输出是 PMOS 和 NMOS 子电路 的连接点.
电路真值表
N输入
A 0 0 1 1
B 0 1 0 1
M1 M2 M3 M4 OUT
ID
MOS管并联特性：
Vd
Vg
Vg T2 β 2 Vg Vd Ids β eff
T1 β 1
Vs
Vs
ID
W1
Vd
L1
Vs
L不变，W=W1+W2
如果ß 1= ß 2= ß
W2
Vd
L2 L2
Vs
则ß eff= 2ß
4、与非/或非门的版图设计和评估
CMOS层次 NWELL(N阱) Poly(多晶硅) 掩模版层次 MASK1# MASK2#
CMOS传输门结构
S为传输门的控制信号。 S 是S的反相信号
tPHL = tPLH = (Rn Rp)•CLoad
Delay Through Multiple Transmission Gate
tPHL = tPLH = N• (Rn Rp)•Cload + 0.35 (Rn Rp)•(Cinn+ Cinp)N2
9、三态门和三态缓冲器
三态门
电路1
电路2
逻辑符号
三态缓冲器
1: Enable=1,out=A 2: Enable=0,out=Z
无反相功能
三态缓冲器
1: Enable=1,out=~A 2: Enable=0,out=Z
有反相功能
组合逻辑门的例子
1、Z=A（B+C）
2、Z=A+BC
3、Z = A + BC + CD
4、Z = AB
该类电路的优点：在实现同样逻辑运算的基础上大大 节约器件的数量。
7、动态逻辑门电路（钟控逻辑门电路）
类似于前面看 到过的高阻的 三态倒相器. 当 f1 为高电平 时，门工作就 象一个倒相器. OUT=/IN 当 f1 为低电平 时, 输出变成 高阻态， OUT=‘Z’
四
CMOS基本逻辑(数字）单元电路
主要内容
1、NAND门的工作原理 2、NOR门的工作原理 3、MOSFET的串、并联特性 4、与非/或非门的版图设计和评估 5、与或非门的时序特性 6、组合门电路 7、动态逻辑电路 8、传输门 9、三态门和三态缓冲器
1、NAND门的工作原理
PMOS 器件是并联连接. NMOS 器件是串联连接.
off off on on on off off on off on on off on on off off
1 0 0 0
3、MOSFET的串、并联特性
MOS管 串联特性：
Vg Vd T1 β 1 Vm T2 β 2 Vd Vg Ids Vs β eff
Vs
W
Vd
L1
L2
W不变，L=L1+L2
Vs 如果ß 1= ß 2= ß 则ß eff= ß /2
充电Charge/Discharge time:
t = REffective(CEffective+ CLoad)
Rise/Fall Time Calculations Through Serial Devices
对于 N 晶体管串联连接: （如果把栅极连在一起，等效为一
个晶体管） REffective = RSingle × N COut Efft = COut Sgl / N
下降时间:
注意以上结果是在所有的输入连在一起时，成为一个类似倒相器结 构的情况下得出的。 如果作为更通用的门使用时，情况又会怎样？
下降时间不变 上升时间和导通的 PMOS 晶体管的数目有关， tPHL= RPCLoad
6、CMOS组合逻辑门
记住任意的逻辑功能可以用以下方 法实现: 串联的 PMOS 晶体管产生或非 逻辑. 并联的 PMOS 晶体管产生与非 逻辑. 串联的 NMOS 晶体管产生与非 逻辑. 并联的 NMOS 晶体管产生或非 逻辑.
Coutn RP 上升时间: t N C C PLH outp Load N N
C 2 t PHL N Rn outn N Coutp CLoad 0.35 RnCinn N 1 N 如果 Cload >> Coutn, Coutp R t PLH P CLoad t PHL N Rn C Load N
P+(P扩散)
N+(N扩散) Contact(接触孔) 2输入与非门版图
MASK3#
MASK4# MASK5#
Metal(金属)
MASK6#
2输入或非门版图
5、与或非门的时序特性
对于 N 个晶体管并联: （如果把栅极连在一起，等效为一个晶体管）
REffective = RSingle / N CEffective = CSingle × N (等效于单个晶体管的W增长到W*N)
(等效于单个晶体管的W减少到W/N ）
注意传输链上的输入电容和 器件电阻.
充电/放电时间:
t = REffective(CEffective+ CLoad) + 0.35RSingleCInSingle(N-1)2
Rise/Fall Time Calculations Through a N input NAND
预充求值逻辑 PE (Pre-charge-Evaluate) Logic
该电路正常工作时可以分为两个阶段： I）当 f1 为低电平时，预充晶体管导通(ON)，求值晶体管截至(OFF)， 对输出结点进行充电. II）当 f1 为高电平时，预充晶体管截至(OFF)，求值晶体管导通 (ON)， 根据输入信号对输出结点进行求值.
PMOS 子电路和 NMOS 子电路是串联连接关系. 输出是 PMOS 和 NMOS 子电路的连接点.
电路真值表
2输入
N输入
百度文库
A 0 0 1 1
B 0 1 0 1
M1 M2 M3 M4 OUT
off off on on on off on off off on off on on on off off
8、传输门
因为 MOSFET 可以当成开关处理, 因此有理由假设信号 是有条件地从输入到输出.
因为源不接地时，如传输 VDD, 由于体 效应会造成阈值电压的增加，并且 Vout = VDD – VTHN. 因此, NMOS 器件并不能有效地传输 逻辑 ‘1’.(即在传输‘1’时有一个 VTHN的损耗）。 同样的, PMOS 器件也不能有效地传 输逻辑 ‘0’. (即在传输‘0’时有一个 VTHP的损耗）。
用传输门构造一个2选1选择器
Z=AS+BS
*用传输门构造MUX/DEMUX（多路选择器和分配器）
注意信号流是双向的，允许同样 的电路既是 MUX 又是 DEMUX.
*用传输门构造逻辑电路
用传输门实现或门(OR)较 或非/非(NOR/INV)实现要 简单的多.
异或门和异或非 门可以更紧凑.