逐次逼近寄存器型ADC设计报告

逐次逼近寄存器型ADC设计报告

组员（学号）：张健20083474

单炯20083478

崔亚军20083479

朱小龙20083498

专业（年级）：集成电路设计与集成系统

课程名称：

提交日期：

一、组员分工：

二、项目设计要求：

设计一个12bit逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求：

四、项目设计内容：

1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构：

2. 逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用：

特点：中级转换速度，低功耗，高精度，小尺寸

应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等

3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理：

SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。由比较器对V IN 和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB 保持“1”电平；反之，若V IN

4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计：

子模块1：比较器（COMPARE）

（1）电路结构：(给出电路结构图)

（2）工作原理：

比较器的部分是模拟和数字转换的一个通道，通过比较电压的高低来确定数字信号，来达到逐次逼近的目的，当生成的电压高于基准电压的时候，比较值为0 ，就会生成一个比刚才小一点的电压继续比较，如果基准电压高于生成的电压，那么比较值为 1 ，就会生成一个高一点的电压。

实际上，比较器的输出由低电平转换到高电平时，或者从高电平转换到低电平时，需要一定的时间（决定电压比较器的响应），其次由于比较器的增益是有限的，并且存在失调电压，因此它的输入端将出现不确定的电压，该不确定电压将直接影响到电压比较器的灵敏度（对输入端电压判别的灵敏度）。电压比较器的开环增益越高，失调电压越小，则其不确定电压越小，即灵敏度越高左端的恒流源电路时产生一个30uA 的电流，然后通过电流镜镜像到比较器的内部。

（3）参数设定：

M1 M2 M3 M4 M5 M6 M7 M8 P/N N N P P N P N N W/L（u）3/1 3/1 4.5/1 4.5/1 4.5/1 38/1 35/1 4.5/1

（4）仿真网表：

.lib 'mix025_1.l'tt

vdd vdd gnd 2.5

vin1 vin1 gnd 1.2

*vin1 vin1 gnd pwl 0 1.25 1u 2v 2.3u 2.2v 2.5u 1.3v 5u 1.7v //动态仿真*vin2 vin2 gnd sin 1.25 1.25 1200k //动态仿真

Vin2 vin2 gnd pwl(0 0 10u 2.5)

C1 N38 Gnd 0.2pF

C2 out Gnd 5pF

M3 N37 vin1 N36 Gnd nch L=1u W=3u

M4 N36 vin2 N38 Gnd nch L=1u W=3u

M5 Gnd N35 N35 Gnd nch L=1u W=4.5u

M6 N36 N35 Gnd Gnd nch L=1u W=4.5u

M7 out N35 Gnd Gnd nch L=1u W=35u

M8 Vdd N37 N37 Vdd pch L=1u W=4.5u

M9 N38 N37 Vdd Vdd pch L=1u W=4.5u

M10 out N38 Vdd Vdd pch L=1u W=38u

i11 Vdd N35 30uA

.tran 10n 10u

*.tran 10n 5u //动态仿真

.print v(out) v(vin1) v(vin2)

.end

（5）仿真结果：

（要求给出仿真结果图，并对结果图中所显示的功能或结果数值进行说明）

功能仿真

动态仿真

动态仿真结果将一正弦信号和一不确定信号进行比较，说明比较器能够实现此功能。

（6）版图：

（要求在版图中标出该模块与外界连接的各端口名称，用标尺标出版图尺寸值）

子模块2：采样保持电路(S/H)

（1）电路结构：(给出电路结构图)

（2）工作原理：

采样保持电路的电路结构为：传输门开关，采样电容器，保持电路。其中保持电路为电压跟随器，当开关导通的时候，通过外加信号给电容充电，断开后由于电容无法放电，将继续保持原来的电压，这个电压被电压跟随器保持下来，这样的结构就构成了采样保持电路。

采样保持电路的传输门电路如下：

传输门为低电平导通，原理为：分别由Nmos 和Pmos 的源和漏链接传输门的两端，然后Nmos和Pmos 的栅极分别加载上相反的电压，当Nmos 加高电平，Pmos 加低电平的时候，传输门导通，当Nmos 加低电平，Pmos 加高电平的时候，传输门关闭。同时用Nmos 和Pmos 来做传输门可以减少传输中的阈值损失。采样保持电路使用了电压跟随器，即上图中的运放的（in- ）