实验一 4位二进制计数器实验

数电计数器实验报告

数电计数器实验报告数电计数器实验报告引言：数电计数器是数字电路中常见的一种组合逻辑电路，用于实现对输入信号进行计数的功能。

在本次实验中，我们将通过搭建一个四位二进制计数器的电路，来深入了解计数器的工作原理和应用。

实验目的：1. 熟悉计数器的基本原理和工作方式；2. 掌握计数器的设计与搭建方法；3. 理解计数器在数字系统中的应用。

实验器材：1. 74LS161四位二进制同步计数器芯片；2. 74LS47七段数码管芯片；3. 电路连接线、电源等。

实验步骤：1. 按照电路原理图，连接74LS161计数器芯片和74LS47七段数码管芯片；2. 将74LS161的CLK输入引脚连接到一个可调的方波发生器，用于提供时钟信号；3. 将74LS161的RST引脚连接到一个开关，用于手动复位计数器；4. 将74LS161的QA~QD引脚连接到74LS47的A~D引脚，用于输出计数结果；5. 将74LS47的LT引脚连接到一个LED灯，用于指示计数溢出。

实验原理：计数器是由触发器和逻辑门组成的组合逻辑电路。

在本次实验中，我们使用74LS161芯片作为计数器，它具有四位二进制计数功能。

74LS161芯片内部包含四个D触发器，每个触发器的输出与下一个触发器的时钟输入相连，形成级联的工作方式。

当时钟信号上升沿到来时，触发器会根据输入信号的状态进行状态转移，从而实现计数功能。

实验结果：通过调节方波发生器的频率，我们可以观察到七段数码管上显示的数字不断变化。

当计数器达到最大值时，LED灯会亮起，指示计数溢出。

通过手动复位开关，我们可以将计数器重新复位为0，重新开始计数。

实验分析：1. 在实验过程中，我们发现计数器的工作稳定性较好，能够准确地进行计数；2. 通过改变方波发生器的频率，我们可以调整计数器的计数速度，从而实现不同的计数效果；3. 计数器的应用非常广泛，比如在时钟、计时器、频率分频器等数字系统中都有广泛的应用。

实验总结：通过本次实验，我们深入了解了数电计数器的工作原理和应用。

设计一个异步四位二进制计数器实验报告捞金版

/广西大学实验报告纸姓名：曾宪金0802100513 电气工程学院电气自动化类专业085 班2009年12月18日实验内容________________________________ 指_ 导老师宋春宁【实验名称】设计一个异步四位二进制可逆计数器【实验目的】学习用集成触发器构成计数器的方法。

【设计任务】用D 触发器（74LS74 ）设计一个异步四位二进制可逆计数器。

要求使用的集成电路芯片种类不超过3 种。

（提供器件：74LS74、CC4030）【实验用仪器、仪表】数字电路实验箱、万用表、74LS74、CC4030等。

【设计过程】用四个D 触发器串接起来可以构成四位二进制加法计数器（每个D 触发器连接为T'触发器）。

计数器的每级按逢二进一的计数规律，由低位向高位进位，可以对输入的一串脉冲进行计数，并以16 为一个计数值环。

其累计的脉冲数等于2n（n 为计数的位数）。

减法计数器的计数原理与加法计数器的计数原理相反。

1. 根据题意列出状态表，如表1。

令A=0 时，计数器为加法计数器；A=1 时，计数器为减法计数器12. 根据状态表画卡诺图确定各触发器的时钟信号方程：由卡诺图化简可得各触发器的时钟信号方程为：CP3 AQ2n AQ2n A Q2nCP2 AQ1n AQ1n A Q1nCP1 AQ0n AQ0n A Q0nCP0 为输入脉冲信号。

各触发器的输出信号为：各触发器的激励方程为：CP3 Q2n A0101110CP1 Q0n01A001110Q2n 1D2 Q2nQ3、Q2、Q1、Q0Q1n 1D1 Q1n各触发器的状态方程为：Q 3n 1D 3CP 3 Q 3nCP 3 Q 3nCP 3 Q 3nCP 3Q 2n 1D 2CP 2 Q 2nCP 2 Q 2nCP 2 Q 2nCP 2Q 1n 1D 1CP 1 Q 1nCP 1 Q 1nCP 1 Q 1nCP 1Q 0n 1D 0CP 0 Q 0nCP 0 Q 0nCP 0 Q 0nCP 0作状态转换图：Q 3Q 2Q 1Q0000 01 0001 01 0010 10 001111 1110作逻辑电路图：Q3Q Q10 111111 01 1 01010 10 1001 0 10000 0101010111101 1 0 011 011100 0 10110 1 0111运用EWB5.0仿真平台仿真电路：该电路已在EWB5.0平台仿真通过。

四位全加器实验报告

武汉轻工大学数学与计算机学院《计算机组成原理》实验报告题目：4位二进制计数器实验专业：软件工程班级：130X班学号：XXX姓名：XX指导老师：郭峰林2015年11月3日【实验环境】1. Win 72. QuartusII9.1计算机组成原理教学实验系统一台。

【实验目的】1、熟悉VHDL 语言的编写。

2、验证计数器的计数功能。

【实验要求】本实验要求设计一个4位二进制计数器。

要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。

（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。

同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。

数电实验-实验报告-实验十六

实验十六（N-1/2）分频器一、实验目的1、掌握74193同步四位二进制可逆计数器的逻辑功能；2、用74193设计可编程计数器和（N-1/2）分频器。

二、实验原理1.74193逻辑功能：74193是同步四位二进制可逆计数器；其功能如表1。

表1 74193功能表Cpu Cp D Rd LD' D3 D2 D1 D0 Q3n+1Q2n+1Q1n+1Qn+1Co' Bo'×× 1 ×××××0 0 0 0 1 ×××0 0 D3 D2 D1 D0 D3 D2 D1 D0 ××1 0 1 ××××四位二进制加法计数器 11 0 1 ××××四位二进制减法计数器 1其中：（1）进位信号Co’：Co’=（Q3n·Q2n·Q1n·Q0n·Cpu’）’即：计数器状态从“1111”向“0000”转换时，当Cpu的上升沿到来时，Co’输出一个上升沿作进位信号；（2）借位信号Bo’=（Q3n’·Q2n’·Q1n’·Q0n’·Cp D’）’即：计数器状态从“0000”向“1111”转换时，当Cp D的上升沿到来时，Bo’输出一个上升沿作借位信号。

2.用74193组成可编程计数器：图2为74193组成可编程计数器示意图：当Cp D =“1”，从Cpu输入时钟脉冲，用与非门对计数器输出Q3n、Q2n、Q1n、Q0n进行译码，并将译码输出反馈给LD’端。

当D3D2D1D0=“0000”时，计数器即为8421码可编程N进制（N=2~16）加法计数器；当LD’=（Q2n·Q1n）’时，可构成8421码六进制加法计数器。

3.74193组成（N-1/2）分频器：74193组成（N-1/2）分频器电路如图：（1）74193可编程计数器每循环一次，译码器输出一个负脉冲给LD’，同时该负脉冲出发T’触发器，使Q翻转一次。

数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。

在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。

本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。

实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。

在本实验中，我们设计了一个4位全加器电路。

通过逻辑门的组合，实现了对两个4位二进制数的加法运算。

实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。

实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。

在本实验中，我们设计了一个4位2选1多路选择器电路。

通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。

实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。

实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。

在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。

通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。

实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。

实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。

在本实验中，我们设计了一个4位二进制计数器电路。

通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。

实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。

结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。

通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。

quartus_4位二进制加减法计数器

贵州大学实验报告学院：专业：班级设计原理框图从原理图中可见，需要有1bit装载位（load）、1bit清零位（clr）、方向控制位up_down和4bit数据选择位DIN[3..0]。

装载位我们采用SW0，清零位采用SW1，方向控制位为SW2。

SW3-SW6作为数据输入端，LED1-LED4显示数据的输出，LED5为溢出标志位。

实验内容编写一个带预置输入，清零输入，可加可减计数器的verilog代码或VHDL代码并仿真，编译下载验证module counter4(load,clr,c,DOUT,clk,up_down,DIN);//定义模块input load;//定义输入信号input clk;//wire load;//定义线网型input clr;//wire clr;//input up_down;//wire up_down;//input [3:0]DIN;//定义4位二进制输入信号wire [3:0]DIN;// 定义4位二进制线网型信号output c;//定义输出信号reg c;//定义寄存器类型信号output [3:0]DOUT;//wire [3:0]DOUT;reg [3:0]data_r;assign DOUT=data_r;always@(posedge clk or posedge clr or posedge load)//检测clk，clr，load的上升沿beginif(clr)//当clr=1的时候进行下面的运行程序data_r<=0;//将data_r置零else if(load) //当load=1的时候进行下面的运行程序data_r<=DIN;//将DIN的值赋给data_relse begin if(up_down)//load=0的时候进行下面的操作beginif(data_r==4'b1111)begin///当data_r==4'b1111的时候进行下面的运行程序data_r<=4'b0000;c=1;endelse begin//当data_r不等于4'b1111的时候进行下面的运行程序data_r<=data_r+1;//进行加法计数c=0;endendelsebeginif(data_r==4'b0000)begin//当data_r==4'b0000的时候进行下面的运行程序data_r<=4'b1111;c=1;endelse begin//当data_r不等于4'b1111的时候进行下面的运行程序data_r<=data_r-1;//进行减法计数c=0;endendendendendmodule//结束模块实验数据如图为波形仿真结果，当clr为1的时候，输出结果为0000；当clr为0，load为1时，输出结果为输入数据DIN的值，当up_down为1时，加法进位，进行加1运算，当data_r达到1111时，data_r变为0000，级零信号c为1；当up_down为0时，减法进位，进行减1运算，当data_r达到0000时，data_r变为1111，级零信号c为0。

数字逻辑实验报告

数字逻辑实验报告学号：班号： 10062302姓名：时间： 2012-5实验一译码器的设计及应用实验1．实验目的：学习译码器的设计方法及应用；用2-4译码器74139构成3-8译码器。

2．实验步骤：（1）按提供的实验指导上的第二部分内容即Max+plus II Baseline10.0的操作方法，画出相关的电路的原理图；（2）进行电路的功能仿真；（3）进行编程下载；（4）记录实验现象及结果；（5）完成实验报告。

3．实验内容：利用2-4译码器74139或3-8译码器74138或7448七段译码器及其它门电路设计一个电路：（1）2-4译码器74139的功能简述。

该译码器为两个2-4译码器的组合原件，输出为低电平有效，当G1N端输入低电平时，A1,B1-Y10-Y13,2-4译码器有效；当G2N端输入低电平时，A2,B2-Y20-Y23,2-4译码器有效；（2）用2-4译码器74139构成3-8译码器的电路图。

（3）真值表。

y0=(C^B^A^)^;y1=(C^B^A)^;y2=(C^BA^)^;y3=(C^BA)^;CB A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 111111111Y4=(CB^A^)^; y5=(CB^A)^; y6=(CBA^)^; y7=(CBA)^;4.实验结果。

（1）功能仿真波形。

（2）实验现象记录。

A.当将SW1,SW2,SW3都按下时,LED1--LED7指示灯被点亮,LED8熄灭；B.当将SW1,SW2,SW3都弹起时,LED2--LED8指示灯被点亮，LED1熄灭；C.当将SW3,SW2按下，SW1弹起时,LED1--LED6,LED8指示灯被点亮,LED7熄灭；D.当将SW1,SW2按下，SW3弹起时，LED1--LED3,LED5--LED8指示灯被点亮，LED4熄灭；实验二加法器的设计及应用实验1．实验目的：学习加法器的设计及全加器的应用；四位二进制加法或减法器。

数电实验报告计数器

数电实验报告计数器计数器是数字电路中常见的一种电路元件，用于计数和显示数字。

在数电实验中，我们通常会设计和实现各种类型的计数器电路，以探究其工作原理和性能特点。

本文将介绍数电实验中的计数器的设计和实验结果，并探讨其应用和改进。

一、设计和实现在数电实验中，我们通常使用逻辑门和触发器来实现计数器电路。

逻辑门用于控制计数器的输入和输出，而触发器则用于存储和更新计数器的状态。

以4位二进制计数器为例，我们可以使用四个触发器和适当的逻辑门来实现。

触发器的输入端连接到逻辑门的输出端，而逻辑门的输入端连接到触发器的输出端。

通过适当的控制信号，我们可以实现计数器的正向计数、逆向计数、清零和加载等功能。

在实验中，我们需要根据设计要求选择适当的逻辑门和触发器，并将其连接起来。

然后，通过给逻辑门和触发器提供适当的输入信号，我们可以观察计数器的输出结果，并验证其正确性和稳定性。

二、实验结果在实验中，我们设计了一个4位二进制计数器，并通过适当的输入信号进行了测试。

实验结果表明，计数器能够正确地进行正向计数和逆向计数，并能够在达到最大计数值或最小计数值时自动清零。

此外，我们还观察到计数器的输出信号在计数过程中保持稳定，并且能够及时响应输入信号的变化。

这说明计数器具有较高的稳定性和响应速度，适用于各种计数应用场景。

三、应用和改进计数器在数字电路中有广泛的应用，例如频率分频、时序控制、计时器等。

通过适当的设计和连接，我们可以实现各种复杂的计数功能，满足不同的应用需求。

在实验中，我们还可以对计数器进行改进和优化，以提高其性能和功能。

例如，我们可以增加计数器的位数，以扩大计数范围；我们还可以添加输入输出接口，以实现与其他电路元件的连接和通信。

此外，我们还可以使用更高级的计数器电路，如同步计数器、环形计数器等，以实现更复杂的计数功能。

这些改进和扩展将进一步提高计数器的灵活性和实用性。

总结：通过数电实验，我们了解了计数器的设计和实现原理，并验证了其在实际应用中的性能和功能。

计数器实验总结

计数器实验总结
在这个计数器实验中，我使用了一个数字电路设计来构建一个简单的4位二进制计数器。

计数器使用正脉冲信号来触发计数，并且可以通过一个复位信号来将计数器复位为0。

通过这个实验，我学到了许多关于数字电路设计和计数器的知识。

我了解了计数器的基本原理和工作方式，并学会了使用计数器来进行计数。

在设计过程中，我注意了时序问题，确保计数器在正确的时钟信号下进行计数，并且能够正确地复位。

在实际搭建和测试计数器时，我遇到了一些问题并解决了它们。

一开始，我发现计数器的输出不稳定，经过检查我发现这是因为计数器电路中的电线连接不牢固导致的。

我重新连接了电线，并确保所有连接都牢固可靠。

此外，我还发现计数器在达到最大计数值时没有复位为0。

我检查了复位信号的连接，并确认其正常工作。

最后，我调整了计数器的时钟频率，以确保计数器可以在给定的时间内进行计数。

通过这个实验，我不仅学到了数字电路设计的基本知识，还提高了问题解决的能力。

我学会了如何检查和调试电路，并且明白了对数字电路进行正确连接和时序控制的重要性。

我相信这些知识和经验将对我的进一步学习和研究产生积极的影响。

数字电路实验报告4

一、实验内容利用EDA工具Quartus-ll的原理图输入法，验证D触发器的功能，用触发器设计并实现4位二进制计数器电路，设计并实现4位二进制自循环寄存器电路，仿真验证电路功能。

二、实验目的熟悉用QuartusII原理图输入法进行电路设计和仿真，掌握QuartusII图形模块单元的生成与调用。

学会根据时序电路图分析电路的功能，并会自主实现时序逻辑电路的功能设计与仿真。

三、实验设备EDA工具 Quartus-ll四、实验方法与手段（一）D触发器触发器是一种具有两种稳态的用于储存的组件，可记录二进制数字信号“1”和“0”。

D触发器有一个输入、一个输出和一个时脉输入，当时脉由0转为1时，输出的值会和输入的值相等。

此类触发器可用于防止因为噪声所带来的错误，以及通过管线增加处理资料的数量。

其真值表如下：在Quartus-ll原理图输入法导入D触发器，设置输入输出，编译后进行波形仿真，仿真后导出波形。

（二）同步4位二进制加计数器电路4位二进制同步计数器是由四个触发器组成的M＝2的4位二进制同步计数器。

计数脉冲N同时接于各位触发器的时钟脉冲输入CP端，当计数脉冲到来时，各触发器同时被触发，触发器状态由前级的现态决定后级的次态，各触发器的翻转与时钟脉冲同步。

同步计数器的工作速度较快，工作频率也较高。

从而得到其状态转移表为：根据功能表画出卡诺图，从而得到时序逻辑门电路设计图，设置输入输出，编译后进行波形仿真，将清零端先置0后置1，仿真后导出波形。

（三）4位循环移位寄存器电路移位寄存器是一种在若干相同时间脉冲下工作的以触发器级联为基础的器件，每个触发器的输出接在触发器链的下一级触发器的“数据”输入端，使得电路在每个时间脉冲内依次向左或右移动一个比特，在输出端进行输出。

从而得到4位循环移位寄存器的状态转移表为：从而得到逻辑门电路设计图，设置输入输出，设置输入输出，编译后进行波形仿真，将清零端先置0后置1，仿真后导出波形。

74LS191计数器

74LS191计数器一、实验目的：1. 了解计数器的基本原理2. 掌握集成计数器芯片74LS191工作原理及应用二、实验原理：1、74LS191 为可预置的四位二进制加/减法计数器，其管脚图如图所示：RCO 进位/借位输出端MAX /MIN 进位/借位输出端CTEN 计数控制端QA-QD 计数输出端U/D 计数控制端CLK 时钟输入端LOAD 异步并行置入端（低电平有效）。

2、74LS191功能表：三、实验内容：1. 利用同步二进制可逆计数器74LS191接成同步八进制计数器。

设计思路：74LS191是16进制同步计数器，要做8进制计时器，就要在输出为8时给输入端置0。

于是的8进制计数器真值表。

由真值表的逻辑函数式：Y=O’3于是得设计电路：2. 试用二进制计数器74LS191接成24秒倒计时器。

设计说明：首先将开关j1置地端，这时给组合逻辑电路置入“24”。

然后将j1置VCC，电路开始倒计时。

计时过程中将j1置地可以暂停计时，j1置VCC后继续计时。

当计时结束后（即为“00”时）停止计时。

若要重新计时，只需重新启动即可。

右边的组合逻辑电路的功能是让计时器在“00”时停止计时。

四、实验分析：1、本实验让我进一步了解了74LS191计数器的基本原理。

基本掌握集成计数器芯片74LS191工作原理及应用。

2、在设计24秒倒计时计数器时最开始找不到方法。

经过自己的努力，渐渐地思路清晰起来，经过多次尝试，基本实现了设计的要求。

3、在设计过程中，与同学间的交流很重要，他们的建议会给人很大的启发和灵感。

4位全加器实验报告

4位全加器实验报告篇一：四位全加器实验报告实验一：四位全加器实验报告实验日期：学生姓名：陆小辉（学号：25）指导老师：黄秋萍加法器是数字系统中的基本逻辑器件，是构成算数运算电路的基本单元。

1位加法器有全加器和半加器两种。

多位加法器构成方式有并行进位方式和串行进位方式。

并行进位加法器设有并行进位产生逻辑，运算速度较快；串行进位加法器是将全加器级联构成多位加法器。

并行进位加法器通常比串行进位加法器占用更多的资源，随着位数的增多，相同位数的并行进位加法器比串行进位加法器的资源占用差距快速增大。

因此，在工程中使用加法器时，要在速度与容量之间寻求平衡。

一、设计要求：设计四位全加器，完成相应的功能。

可采用并行进位方式和串行进位方式，可采用三种常用建模方式中的任意一种。

三、测试代码如(转载自：小草范文网:4位全加器实验报告)下： module text_fulladd4; 二、设计代码如下：（此处采用数据流建模）wire [3:0]sum; module fulladd4(sum,cout,a,b,cin); wire cout; output [3:0]sum; reg [3:0]a,b; output cout; reg cin; input [3:0]a,b; fulladd4 f1(sum,cout,a,b,cin);input cin; initial assign {cout,sum}=a+b+cin; begin endmodule a=4'b0; b=4'b0; cin=1'b0; #210 $stop; end always #10 a=a+1; always #5 b=b+1; always #100 cin=cin+1;endmodule 四、仿真波形如下：续图篇二：4位全加器实验报告数电第一次实验通信1402 程杰 UXX13468【实验目的】采用ISE集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四进制全加器。

实验报告七

选预置数D3D2D1D0=0000；
写出D5-1的二进制数码：D4=0100；
再根据D4数码写出置数信号表达式： Q2 ； LD
最后根据置数信号表达式画出连线图。
例用 74LS160的置数法构成七进制加法计数器
741LS60的有效状态是10个状态，在此选后七个状态为循环计数状态即0011～1001。所以选预置数为：D3D2D1D0=1001 ； 74LS160是同步置数的，选
1）异步清零：当 RD 0 时，不管其他输入端的状态如何，不论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ0＝ 0000），称为异步清零。 2）同步并行预置数：当 RD 1, LD 0 时，在输入时钟脉冲CP上升沿的作用下，并行输入端的数据d3d2d1d0被置入计数器的输出端，即Q3Q2QlQ0＝d3d2d1d0。由于这个操作要与CP上升沿同步，所以称为同步预置数。 3）计数功能：当 RD LD EP ET 1 时，在CP端输入计数脉冲，计数器进行二进制加法计数。 4）保持功能：当 R D LD 1 ，且 EP ET 0 ，即两个使能端中有0时，则计数器保持原来的状态不变。这时，如 EP＝0、ET＝1，则进位输出信号CO保持不变；如ET＝0则不管EP状态如何，进位输出信号CO为低电平0。
集成计数器产品多数是二进制和十进制计数器，如果需要其他进制的计数器，可用现有的二进制或十进制计数器，利用其清零端或预置数端，外加适当的门电路连接构成任意进制计数器。如果手边有M进制的集成计数器，要构成N进制的计数器，当M>N时用一片M进制的计数器就可以实现；当M<N时则需要多片M进制的计数器下面分别介绍实现的方法。
LD CO ；
最后根据置数信号表达式画出连线图。

实验一 4位二进制计数器实验

计算机组成原理实验报告姓名：学号：班级：院系：实验一 4位二进制计数器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。

【实验目的】1、熟悉VHDL 语言的编写。

2、验证计数器的计数功能。

【实验要求】本实验要求设计一个4位二进制计数器。

要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。

（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。

计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。

同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。

中规模计数器实验报告

中规模计数器实验报告中规模计数器实验报告一、引言计数器是一种常见的数字电路，用于对输入信号进行计数和记录。

在数字系统中，计数器广泛应用于时序控制、频率测量、数据采样等领域。

本实验旨在通过搭建中规模计数器电路，探索计数器的工作原理和应用。

二、实验设备和材料1. 逻辑门集成电路（IC）：74LS90、74LS042. 电源3. 连接线4. 示波器5. 电阻、电容等辅助元件三、实验原理1. 74LS90计数器74LS90是一种常用的4位二进制计数器，其内部结构包含四个级联的触发器，能够实现0-9的十进制计数。

当计数达到9时，下一个计数值为0，并且会触发一个输出脉冲。

2. 74LS04反相器74LS04是一种六个反相器组成的集成电路，用于实现信号的逻辑反转。

在计数器电路中，我们可以利用74LS04来实现触发器的清零功能。

四、实验步骤1. 搭建电路连接将74LS90和74LS04按照电路图连接起来，注意正确连接电源和地线。

2. 上电测试将电源接入电路，确保电路正常工作。

使用示波器观察输出信号，并验证计数器的计数功能。

3. 清零功能测试通过给74LS04提供适当的输入信号，观察计数器是否能够被清零。

记录实验结果。

4. 频率测量功能测试将计数器的输出信号连接到示波器上，通过观察示波器上的波形，可以测量输入信号的频率。

记录实验结果。

五、实验结果与分析在实验中，我们成功搭建了中规模计数器电路，并进行了相应的功能测试。

经过实验观察和数据记录，我们得出以下结论：1. 计数功能正常：计数器能够按照预期进行计数，当计数值达到9时，会自动清零并触发一个输出脉冲。

2. 清零功能可靠：通过给74LS04提供适当的输入信号，可以实现计数器的清零功能。

这是因为74LS04能够将输入信号进行逻辑反转，从而将清零信号传递给计数器。

3. 频率测量功能准确：通过将计数器的输出信号连接到示波器上，我们可以观察到输入信号的周期和频率。

通过测量示波器上的波形，我们可以准确计算出输入信号的频率。

二进制计数器实验报告

二进制计数器实验报告二进制计数器实验报告引言：在数字电路实验中，二进制计数器是一种常见的电路元件。

它可以实现二进制数的计数功能，广泛应用于各种计算机和电子设备中。

本实验旨在通过搭建一个简单的二进制计数器电路，探索其工作原理，并验证其计数功能的正确性。

实验目的：1. 理解二进制计数器的基本原理；2. 学习使用逻辑门和触发器构建二进制计数器电路；3. 验证二进制计数器的计数功能。

实验器材：1. 逻辑门集成电路（如与门、或门等）；2. 触发器集成电路（如RS触发器、D触发器等）；3. 连线、电源等实验器材。

实验步骤：1. 搭建基本的二进制计数器电路。

根据实验要求，选择合适的逻辑门和触发器集成电路，按照电路图连接各个元件，注意正确连接电源和接地线。

确保电路连接无误后，准备进行下一步实验。

2. 运行二进制计数器电路。

将电源接通，观察计数器的输出情况。

根据触发器的工作方式，当输入信号发生变化时，输出信号也会相应改变。

通过观察计数器的输出，我们可以判断其计数功能是否正常。

3. 验证计数器的正确性。

在实验中，我们可以通过手动改变输入信号来验证计数器的正确性。

例如，当计数器为4位二进制计数器时，我们可以分别输入0000、0001、0010、0011等不同的二进制数，观察计数器是否按照我们的输入进行正确计数。

实验结果：通过实验，我们成功搭建了一个4位二进制计数器电路，并验证了其计数功能的正确性。

无论是手动输入不同的二进制数，还是观察计数器的输出，都能得到预期的结果。

这表明我们的二进制计数器电路设计和搭建是成功的。

实验分析：二进制计数器是数字电路中的重要组成部分，它在计算机和电子设备中具有广泛的应用。

通过本次实验，我们深入了解了二进制计数器的基本原理和工作方式。

在实验过程中，我们通过搭建电路和观察输出结果，验证了计数器的正确性。

这为我们进一步理解和应用二进制计数器打下了坚实的基础。

结论：本实验通过搭建一个简单的二进制计数器电路，探索了其工作原理，并验证了其计数功能的正确性。

设计计数器的实验报告

设计计数器的实验报告设计计数器的实验报告引言：计数器是数字电路中常见的一个组件，它可以用来记录和显示某个事件的次数或周期。

本实验旨在设计一个简单的二进制计数器，通过实际操作和观察，加深对计数器的原理和实现方式的理解。

一、实验目的本实验的主要目的是掌握计数器的设计原理和实现方法，具体包括以下几点：1. 了解计数器的基本概念和工作原理；2. 学习使用逻辑门和触发器构建计数器电路；3. 实际操作计数器电路并观察其输出结果。

二、实验器材1. 逻辑门集成电路（如与门、或门、非门等）；2. 触发器集成电路（如RS触发器、D触发器等）；3. 连线、电源、示波器等实验器材。

三、实验步骤1. 确定计数器的位数：根据实际需求，选择计数器的位数。

本实验以4位计数器为例。

2. 确定计数器的计数方式：根据实际需求，选择计数器的计数方式。

本实验以二进制计数方式为例。

3. 设计计数器的逻辑电路：根据所选择的位数和计数方式，设计计数器的逻辑电路。

以4位二进制计数器为例，可以使用4个D触发器构建。

将D触发器的时钟输入端串联，将每个D触发器的输出端连接到下一个D触发器的数据输入端，形成一个环形结构。

4. 连接电路并进行实验：按照设计好的逻辑电路连接实验器材，接入电源后，观察计数器的输出结果。

5. 调试和优化：如果计数器的输出结果不符合预期，可以检查电路连接是否正确，逻辑门和触发器是否工作正常，及时调试和优化。

四、实验结果与分析在本实验中，我们设计了一个4位二进制计数器，并成功实现了计数功能。

通过观察计数器的输出结果，可以发现计数器按照二进制方式进行计数，每次计数加1，当计数达到最大值时，会回到初始值重新开始计数。

通过实验可以得出以下结论：1. 计数器的位数决定了其能够表示的最大计数值，位数越多，最大计数值越大；2. 计数器的计数方式决定了其计数规律，二进制计数方式是最常见和简单的计数方式；3. 计数器的设计需要根据实际需求进行选择和优化，可以根据需要增加位数或者改变计数方式。

计数器的设计与应用实验报告

计数器的设计与应用实验报告
实验目的：
1.了解集成电路74LS163的性能及其应用；
2.掌握计数器的设计与应用。

实验原理：
计数器是用于计数的一个基本电路，计数器可以用来实现正向计数、反向计数、随意
计数等功能，常用于时序电路、频率测量电路、模拟电路、数字逻辑电路中。

74LS163是
一种4位二进制计数器，可以实现正向或者反向计数，通过设置各个输入端的状态并控制
时钟信号的变化实现不同的计数功能。

实验设备：
数字训练板、万用表、直流电源、示波器、74LS163芯片、14Pin插座
实验步骤：
1.将计数器芯片74LS163插入14Pin插座中，用万用表测量各个脚位之间的连接情
况；
2.将4位7段数码管与芯片74LS163相连，并根据芯片引脚的不同接法，设置好各个
脚位的状态，实现不同的计数功能；
3.连接示波器、直流电源等设备，将信号线分别连接到芯片74LS163的各个引脚上；
4.在设计的条件下，给芯片74LS163提供时钟信号，观察计数器的计数功能是否正常，必要时进行调整。

实验结果：
实验中，通过设计与调试，成功地实现了计数器的功能，包括正向计数、反向计数、
随意计数等多种功能，并通过连接示波器观测到了计数器在不同状态下输出的波形信号，
验证了计数器的正确性。

实验总结：
本实验通过对计数器的设计与应用，让我更深入地了解了计数器的性能与应用，掌握
了基本的设计方法。

同时，还发现在调试计数器时，时钟信号的稳定性对计数器的正确性
很重要，因此需要选用合适的时钟信号源并保证其稳定性。

通过实验，我认为有必要研究计数器的更高级应用，提高自己的水平与能力。

eda实验报告计数器

eda实验报告计数器EDA实验报告-计数器引言：计数器是数字电路中常用的基本模块之一，它在各个领域都有着广泛的应用。

本实验旨在通过EDA（电子设计自动化）软件进行计数器的设计与仿真，探索计数器的原理和功能。

一、计数器的基本原理计数器是一种能够按照规定的顺序改变其输出状态的电子电路。

它通过内部的触发器和逻辑门实现数字信号的计数功能。

常见的计数器有二进制计数器、十进制计数器等。

二、实验设计与仿真1. 实验目标本次实验的目标是设计一个4位二进制计数器，并通过EDA软件进行仿真验证。

计数器的功能是在每个时钟脉冲到来时，输出的二进制数加1。

2. 设计思路计数器的设计需要考虑以下几个方面：- 选择适当的触发器：本实验选择了D触发器作为计数器的基本单元，因为D触发器具有简单、易于控制的特点。

- 确定计数器的位数：本实验设计了一个4位计数器，即可以表示0~15的二进制数。

- 连接逻辑门：通过逻辑门将各个触发器连接起来，实现计数器的功能。

3. 电路设计根据设计思路，我们使用EDA软件进行电路设计。

首先，将4个D触发器连接起来，形成4位计数器。

然后，根据计数器的功能要求，将时钟信号连接到每个触发器的时钟输入端。

最后，将各个触发器的输出通过逻辑门进行连接，得到计数器的输出。

4. 仿真验证完成电路设计后，我们使用EDA软件进行仿真验证。

通过输入不同的时钟信号，观察计数器的输出是否符合预期。

在仿真过程中，我们可以调整时钟信号的频率，观察计数器的计数速度。

三、实验结果与分析通过EDA软件的仿真，我们得到了计数器的输出结果。

在时钟信号的作用下，计数器按照预期进行了计数，并输出了相应的二进制数。

通过观察输出结果，我们可以得出以下几点结论：- 计数器的输出与时钟信号的频率有关，频率越高，计数速度越快。

- 计数器的输出按照二进制的顺序进行计数，当达到最大值时，会从0重新开始计数。

四、实验总结本次实验通过EDA软件进行了计数器的设计与仿真。