数电课设___四位二进制加法计数器的设计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
成绩评定表
课程设计任务书
摘要
Quartus II 是Altera公司的综合性PLD/FPGA开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
Multisim是Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
本次数电课程设计使用Quartus II仿真环境以及VHDL下载和Multisim仿真环境来编译实现四位二进制同步加法计数器。在Multisim中选用一个集成计数器74LS163来实现四位二进制加法计数器。运用卡诺图求解时序方程。逻辑电路图中,四个小红灯即为显示器,从右到左显示时序图中的十四种状态,其中,灯亮表示“1”,灭表示“0”,从而达到计数目的。
关键字:Quartus II Multisim 集成计数器74LS163 时序图卡诺图
目录
一、课程设计目的 (1)
二、设计框图 (1)
三、实现过程 (2)
1、QUARTUS II实现过程 (2)
1.1建立工程 (2)
1.2调试程序 (3)
1.3波形仿真 (6)
1.4引脚锁定与下载 (8)
1.5仿真结果分析 (10)
2、MULTISIM实现过程 (10)
2.1求驱动方程 (10)
2.2画逻辑电路图 (13)
2.3逻辑分析仪的仿真 (14)
2.4结果分析 (14)
四、总结 (15)
五、参考书目 (16)
一、课程设计目的
1:了解同步加法计数器工作原理和逻辑功能。 2:掌握计数器电路的分析、设计方法及应用。 3:学会正确使用LS163触发器。
二、设计框图
状态转换图是描述时序电路的一种方法,具有形象直观的特点,即其把所用
触发器的状态转换关系及转换条件用几何图形表示出来,十分清新,便于查看。
在本课程设计中,四位二进制同步加法计数器用一个集成计数器74LS163触发器实现,其中有相应的跳变,即跳过了0110 0111两个状态,这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下:
1000
0101010000110010000100000/0/0/0/0/0/−→−−→−−→−−→−−→−−→−
1001
1010101111001101111011110/0/0/0/0/0/−→−−→−−→−−→−−→−−→−
B:状态转换图
三、实现过程
1. Quartus II实现过程
1.1建立工程。File——〉New Project;输入count10;即工程名; count10,
即工程保存的位置;然后next——>……——>next直至finish。
图1.1
图1.2
1.2调试程序。
(1)点击File->New创建一个设计文件,系统显示如图1.3所示
;
图1.3
(2)选择设计文件的类型为VHDL File;
(3)点击OK,系统显示如图1.4,窗口右侧为VHDL的编辑窗口。
图1.4
(4)写入程序,保存程序
图1.5
具体程序如下:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity count10 is
PORT (cp,r:IN STD_LOGIC;
q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end count10;
architecture Behavioral of count10 is SIGNAL count:STD_LOGIC_VECTOR(3 DOWNTO 0) ; begin
PROCESS (cp,r)
BEGIN
if r='0' then count<="0000";
elsiF cp'EVENT AND cp='1' THEN
if count="1111" THEN
count <="0000";
elsif count="0101" then
count<="1000";
ELSE count <= count+1;
END IF;
end if;
END PROCESS;
q<= count;
end Behavioral;
(5)点击Processing->Start Compilation编译该文件,系统将开始编译,结束后,给出提示信息和编译结果,如图1.6所示:调试成功。
1.3波形仿真。
(1)建立时序仿真文件,如图1.7所示,选择“Vector Waveform File”,出现图1.8的界面,在Name空白处击右键,Insert→Insert Node or Bus。
图1.7
(2)在图1.7中单击
图1.8