西安电子科技大学2020 学年上学期《数字逻辑电路》期末考试试题(综合大作业)

学习中心/函授站_
姓名答案+3225776615学号
西安电子科技大学网络与继续教育学院
2020 学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
考试说明：
1、大作业试题于2020 年4 月23 日公布，2020 年4 月24 日至2020 年5 月10 日在线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。

一、单项选择题（每题 2 分，共 30 分）
1、与(76)H 相等的数是[ ]。

A （76）O
B （116）D
C （76）
D D (1110110)B
2、（100011.1）B 的8421BCD 是[ ]。

A 00110101.0101
B 00111000.1000
C 00111000.0101
D 100011.1000
3、或非门的输出完成F =A , 则多余输入端[ ]。

A 全部接高电平
B 全部接低电平
C 只需一个接地即可
D 只需一个接高电平即可
4、逻辑函F (ABC )=A ⋅B +AC 的最小项标准式为[ ]。

A F(ABC)= ∑(0,1,4,6)
B F(ABC)= ∑(2,3,5,7)
C F(ABC)= ∑(2,6,7)
D F(ABC)= ∑(0,1,4,6)
5、与AB＋AC＋B ⋅C 相等的表达式为[ ]。

A AC
B AB
C AB＋AC
D A+ B ⋅C
6、函数F=(A B ＋C)(B＋ACD )的对偶式函数表达式是[ ]。

A G=( A ＋B)·C ＋
B ·A +
C +D
B G=A＋B C＋B·A +
C +D
C G=(A＋B )·C＋B·A +C +D
D G=(A B )·C ＋(B+ A +C +D )
7、逻辑函数A B C D 的逻辑相邻项是[ ]。

A、ABC ⋅D B 、A B C D C 、A ⋅B ⋅C ⋅D D 、ABC ⋅D
8、已知输入A、B 和输出F 的波形如图所示，
其F 与AB 的逻辑关系为[ ]。

A 同或
B 或非A B
C 异或
D 无法确定
9、下列逻辑部件属于时序电路的是[ ]。

F
A计数器 B 全加器 C 译码器 D 数字比较器
10、数据选择器的功能是[ ]。

A 将一路输入送至多路输出
B将输入二进制代码转换为特定信息输出
C从多路输入选择一路输出
D考虑低位进位的加法
11、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去[ ]。

A 四个变量
B 三个变量
C 二个变量
D 一个变量
12、JK 触发器从1 −→0,则激励端J、K 的取值为[ ]。

A JK=0X
B JK=X0
C JK=X1
D JK=1X
13、移位寄存器的现态为1101，经过右移一位后，其次态为[ ]。

A 1110 或0110;
B 1011 或1010 ;
C 0110 或1110;
D 1101 或0011
14、用触发器组成28 进制计数器，需触发器的级数是[ ]。

A 3 级
B 5 级
C 14 级
D 28 级
15、N 级触发器组成扭环形计数器，其进位模为[ ]。

A 、2 N
B 、N 2C、N D 、2N
S 1
图3.4
图
2.2 二、 填空题（每题 2 分，共 10 分） 16．8421BCD 码与余 3BCD 码的关系是
答案+3225776615。

17．F=1 A =。

18. A+A 其结果为 。

19. 时序电路的输出与当前输入有关，与电路过去状态 。

20．80KHZ 输入信号，要求输出频率为 60KHZ ，其分频的分频系数为 。

三、分析题（每题 10 分，共 30 分） 21. 触发器电路及相关波形如图 3.1 所示。

① 写出该触发器的次态方程；
② 对应给定波形画出 Q 端波形。

（设初始状态 Q=0）
CP A
Q
22.
集成计数器 74LS90 和移位寄存器 74LS194 组成的电路如图 3.2（a ）、（b ）所示。

① 分别作出(a)(b)图的状态迁移关系；②说明其功能
C
(b)
•
•
•
P •
(a)
&
R 01 R 01
S 91 92
CP 1
S Q B Q C Q D 74LS 90 Q A CP 2 图 3.2 =1
“1” C r Q 0 CP Q 1 Q 2 Q 3 S
74LS194
1 S S R D 0 D 1 D
2 D
3 S L
0 1
0 0 1
CP
1J Q
C1
1K Q
=1 图 3.1
图2.4 图 3.3
23.
由译码器 74LS138 和计数器 74LS161 组成电路如图 3.3 所示。

① 列出 74LS161 的状态迁移关系； ② 列出输出 F 的序列信号。

F
答案+3225776615
四、 设计题（每题 10 分，共 30 分）
24、8 选 1 数据选择器如图 7 所示，试用该器件实现逻辑函数
F(A,B,C)=
m (1,3,5,7) (1) 确定数据选择器的地址输入 A2A1A0=?
(2) 求出数据 输入 D0、D1、D2、D3、D4、 D5、D6、D7=? (3)
画出逻辑电路图.
A B C
图7
25、74LS161 组成起始态 0110 的十进制计数器
(1) 列出状态转换关系 (2) 确定反馈预置函数 (3) 画出逻辑图
26. 利用 JK 触发器设计同步三进制加法计数器。

①作出状态迁移表；
A 0 D 0D 1D 2D 3D 4D 5D 6D 7
E
Y
8选1MUX A 2
A 1 “1” 1
CP
1
&
1
D LD
A
B
C 74LS161
C r
T Q D Q C Q B Q A o c
P 0 1
2 3 4 5 6 7
E 1
E 2
E 3
A 2 A 1 A 0
74LS138
R01 R02 1 1输入
S91 S92 CP1 CP2
输出
Q D Q C Q B Q A
0 0 0 0
输入输出
CP C r LD P T A B C D Q A Q B Q C Q D
CP0
CP
Q A
CP
二进制计数
1
1
1
1
保持
保持（Oc=0)
R01R02=0 S91S92=0
CP
Q D
五进制计数
8421码十进制计数
5421码十进制计数
输入输出
②确定每级触发器的激励函数
③画出逻辑图。

74LS90功能表74LS161功能表
11000000 0 0 0 0 0111001 1 0 A B C D A B C D 0111001 1 1 1 1 计数（模16）
74LS194功能表
Cr CP S1 S0 S L S R D0 D1 D2 D3 Q0 Q1 Q2 Q3
00 0 0 0
100保持
101S R S R Q0 Q1 Q2
110S L Q1 Q2 Q3 S L
11 1 d0 d1 d2 d3 d0 d1 d2 d3
10保持。