第五章Quartus 常用辅助工具

RTL Viewer
RTL阅读器观察到的电路结构是综合和布局布线 之前的结果。由于还没有进行设计转换，所 以，它不是 设计的最终实现，不过他是源代 码设计的最原始的展现。 在执行analysis and elabration之后就可以观 察RTL结构
打开方法 ：Tools---Netlist---RTL Viewer 列表项含义 ：[Instances]，即实例，是指设 计中能扩展为低层次的模块或实例。 [Primitives],即原语，是指不能被扩 展为低层次的底层节点。用Quartus II自带 综合器综合时，它包含的是寄存器和逻辑门； 而用第三方综合工具综合时，它包含的是逻 辑单元。 [Pin],即引脚，是当前层次的I/O端口。 [Nets],即网线，是连接节点（包括实 例、源语和引脚）的网线 。
PowerPlay功率分析工具
PowerPlay功率分析工具使你能够在早期设计概念 产生到设计实施阶段过程中对功耗进行估算。设计 PCB时，就可以选择合适的供电电源、散热片和通 风系统。
Powerplay early power estimator
可以使用altera公司提供的excel表单工具来计算早期功 耗，该表单工具可以从altera公司的网站上下载。器 件中各种资源的使用情况需要用户去估计；另外如 果设计已完成，则由quartus软件产生的功率估算文 件就能作为基于excel功率计算器的参数输入。 步骤如下：1 对设计全编译 2 执行project\generate early power estimator产生功耗估 算文件，名称为projectname_early_pwr.txt 3 将文件导入excel功率计算器中
Assign pins 对话框
SignalTap II 逻辑分析仪
SignalTap II 逻辑分析仪是第二代系统级调试工具，可以捕获 和显示实时信号行为，允许观察系统设计中硬件和软件之间的 交互作用。Quartus II 软件允许选择要捕获的信号、开始捕获 信号的时间以及要捕获多少数据样。还可以选择是将数据从器 件的存储器块通过 JTAG 端口传送至 SignalTap II 逻辑分析 器，或是至 I/O 引脚以供外部逻辑分析仪或示波器使用。 可以使用 MasterBlaster™、ByteBlasterMV™、 ByteBlaster™ II 或USB-Blaster™ 通信电缆下载配置数据到 器件上。这些电缆还用于将捕获的信号数据从器件的 RAM 资源上载至 Quartus II 软件。然后， Quartus II 软件将 SignalTap II 逻辑分析仪采集的数据以波形显示。 SignalTap 允许对设计中所有层次的模块节点进行测试，可以使用多时钟 驱动。
内容： 分析I/O分配总体信息（analyze I/O assignment summery) 平面布局视图（floorplan view） 管脚输出文件（pin-out file） 资源使用部分（resource section） 布局布线信息（fitter message） 快速定位错误：选中出错信息，单击右键， 选择locate，若选择message location 则弹出 错误出错文件。若选择assignment editor 则 弹出分配编译器窗口
使用步骤
1. 进行设计的全编译。 2. 选择要调试的信号以及信号要通过的 I/O 引 脚，然后打开 tools/signal pobe pins对话框 3. 执行 SignalProbe 编译。 SignalProbe 编译是在不影响设计的布局布线的 情况下编译设计，并且对 SignalProbe 信号的布 局布线比正常的编译速度快。 4. 给器件配置新编程数据，测试信号。
Quartus 常用辅助工具
I/O分配验证
功能： 使用 Start > Start I/O Assignment Analysis 命令(Processing 菜单)，验证引脚 分配 － 位置、I/O 库和 I/O 标准约束。可以 在设计过程的任何阶段使用此命令来验证约 束的准确性，实现更快地建立最终引出脚。 无需设计文件便可使用此命令，并且可以在 设计编译完成之前验证引出脚。
SignalTap和 SignalProbe
Quartus® II SignalTapAnalyzer和 SignalProbe 的功能在于当系统以系统速度进行操作时，能够在 系统地分析内部器件节点和 I/O 引脚。 SignalTap II 逻辑分析仪使用嵌入式逻辑分析器将信 号数据通过 JTAG 端口送往 SignalTap II 逻辑分析 仪或者外部逻辑分析仪或示波器。 SignalProbe 功能使用未用器件布线资源上的增量布线， 将选定信号送往外部逻辑分析仪或示波器
有设计文件的I/O分配验证流程
1 创建一个工程，包含设计文件 2使用assignment editor给端口信号分配管脚 3 运行分析综合命令产生一个内部的映射网表 4 运行processing/start/start I/O assignment Analysis 命令，执行I/O分配验证 5 查看报告，报告内容分布在编译报告的fitter 阶段
注意关键字set_location_assignment和-to的用法。
步骤3：执行pin.tcl
方法1：在QII软件中，使用“View —— Utility Windows —— Tcl Console”标签，打开Quartus II Tcl Console。执行语句：source xxx.tcl 方法2：在QII软件中，使用“Tools —— Tcl Scripts …”标签，打开Tcl Scripts。选择pin.tcl，选择 “Run”标签，执行Tcl文件。 步骤4：同方法1的步骤3。
过滤原理图： 选中任意一节点，右键---Filter，选项如下： [Sources]，即源，指过滤出所选节点或端口的 源端逻辑； [Destinations],即目标，„„目标端口； [Sources&Destinations]，即源和目标，„„源 和目标的集合。 [Selected Nodes&Nets],所选结点和网线，过滤 出已经选择的节点和网线。 [Between Selected Nodes]所选节点之间，„„ 两个节点之间的逻辑。 注意：在过滤后可以单击工程区左侧工具栏 按 钮，回到过滤前的原理图，或者单击左侧列表项， 查看其他层次的原理图。
嵌入SignalTapⅡ逻辑分析仪
两种方法： 1 SignalTap Ⅱ文件(.stp)，然后定义STP文件 的详细内容； 2 MegaWizard Plug-In Manager建立并配置STP 文件，然后用MegaWizard实例化一个HDL输 出模块
使用STP Βιβλιοθήκη 件第1 步：建立 .STP 文件 • Assign sample clock • Specify sample depth • Assign signals to STP file • Specify triggering conditions and flow • Setup JTAG 第2 步：保存 .STP 文件并编译设计 第3 步：器件编程 第4 步：运行逻辑分析并采集数据
Excel based功率计算器提供在典型条件下（如室内温度、额定电压等）电流和功率值。 它分为几个部分，每个部分代表器件的一个结构特性，如时钟网络、RAM块或DSP 块。为了得到准确的功耗值，必须输入一些参数，如寄存器数目、转换速率、时钟 和频率、I/O和存储器、温度、气流和散热等。
Powerplay power analyzer
分类
1 没有设计文件 不完备的检查，主要检查管脚的合法性，例 如：电平类型及管脚驱动电流 2 有设计文件 对设计的I/O管脚和相关逻辑执行更加侧地的 合法性检查。
I/O分配检查的规则
管脚分配的方法-Import Assignments
步骤1：使用记事本或类似软件新建一个txt文件（或csv文件

），按如下格式编写管脚分配内容，注意：To和Location两 个关键字中间有一个半角逗号。 to, location //fpga clock clk, pin_153 led[15], pin_206 led[14], pin_202 led[13], pin_200 led[12], pin_196 led[11], pin_194 reset_n,pin_44
步骤1：在QII软件中， 使用“Assignments — — Remove Assignments”标签，移 除管脚分配内容，以确 保此次操作，分配的管 脚没有因为覆盖而出现 错误的情况。
注：在未执行任何管脚 分配操作新工程中，可
跳过步骤1。
步骤2：使用记事本或类似软件新建一个tcl文件， 按如下格式编写管脚分配内容
SignalProbe
SignalProbe 功能允许在不影响设计中现有布局布线配合的 情况下将用户特定的信号连接到输出引脚，从而无需另做一次 全编译，就可以调试信号。从一个已经完全布线过的设计开 始，可以选择和布线要调试的信号，通过以前保留或当前未使 用的 I/O 引脚进行调试。 SignalProbe 功能允许指定设计中要调试的信号，然后执行 一次 SignalProbe编译，使那些信号与未使用或保留的输出引 脚相连，再发送信号至外部逻辑分析仪。在分配引脚、查找可 用 SignalProbe 源时，可以使用 Node Finder。 SignalProbe 编译通常大约花费正常编译所需时间的 20 到 30%。
步骤2：在QII软件中，选择“Assignments —— Import Assignments”。如图所示，导入xxx.txt文件
即可。
步骤3：在QII软件中，选择“Assignments — — Pin”标签（或者点击按钮） ，打开Pin
Planner，验证管脚是否分配正确。
管脚分配的方法-source xxx.tcl
打开不同层次的模板： 双击所选模块可以进入下一层次（或空白 处右键---Hierarchy Down），单击工程区左 侧工具栏 按钮回到上一层次(或空白处右键--Hierarchy Up)。 定位到其他工具： 右键---Locate，在子菜单中的分别有定位 与各种工具的选项，选中后当前所选项就会 定位到所选工具中。 查找节点或网线： 空白处右键---Find（快捷键：ctrl+F），查 找对话框中的具体选项不做详述
第1步：建立一个新的.STP 文件
STP 文件主窗口单元
Instance 管理器
■选择当前ELA 或Power-Up trigger 进行设置和查看 ■显示每个instance 当前状态 ■ 显示ELA 资源占用情况 ■ 运行并控制当前instances
1 对设计进行全编译 2 仿真设置选项assignment\settings\simulator Settings\simulator power
3 设置功耗分析选项 assignment\settings\power analyzer settings 设置功耗分析参数 4 建立波形矢量文件 5 时序仿真结束后， 运行processing\power Play power analyzer Tool命令 6 查看报告结果
1 无设计文件的I/O分配验证流程
1 创建一个工程 2 使用assignment editor 分配管脚，设定与I/O相 关的特性，如I/O标准，当前的电流强度、摆 率，将端口声明为reserved属性 3 选择processing/start/start i/o assignment Analysis 命令，执行I/O分配验证 4 查看编译报告：产生一个I/O管脚列表，列出 用户和布局布线器分配的I/O管脚，同时在 floorplan view中显示部分布局结果。