输入输出和中断技术

Y1
D1
D2 D3
IOR#
≥1
I/O接口综合应用例——程序段
……
Seg7 DB 3FH,06H, 5BH,4FH,66H,6DH, 7DH,07H,7FH,67H,77H, 7CH,39H,5EH,79H,71H …… LEA BX, Seg7 MOV AH, 0 GO: MOV DX, 0F1H IN AL, DX AND AL, 0FH MOV SI, AX MOV AL, ［BX+SI］ MOV DX, 0F0H OUT DX, AL JMP GO
D7-D0 D7-D0
D5
IOW
A9 | A3 A15 | A10 A2 A1 A0
74LS138
&
≥1
G
G2A G2B
Y0
≥1
3F8H
CP
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
D7 D6 D5 D4 D3 D2 D1 D0
OE
外 设
3FBH
C B A
IOR
Y3
BUSY
≥1
状态端口
程序段？
三、中断控制方式 特点：

P251图
三态门接口应用例

利用三态门作为输入接口（接口地址380H）接 到地址范围为70000H～71FFFH的EEPROM芯
片的READY/BUSY端，当三态门输出高电平时，
可向98C64A写入一个字节数据，输出低电平时 则不能写入。画芯片与系统的连接图
三态门接口应用例
D0~D7 A0 A12 MEMW MEMR • • • D0~D7 A0 • • • A12 WE OE CE
Q0 D0~D7
Q0
. . .
译码器
CP Q7
D0~D7
. . .
译码器
OE Q7 CP
外 设
OE
自外设
I/O接口综合应用例

根据开关状态在7段数码管上显示数字或 符号


设输出接口的地址为F0H
设输入接口地址为F1H

当开关的状态分别为0000～1111时，在 7段数码管上对应显示’0’～’F’
地址增量，计数器减量
块结束？
Y
N
释放总线至少一个总线周期
DMAC释放总线
按需传送：
允许DMA DMA请求？
Y N
DMAC请求总线 CPU响应, DMAC获总线控制权 DMA传送一个字节 地址增量，计数器减量 块结束？
N Y 测试I/O的DREQ 有效？ Y
N
无效，释放总线
释放总线，请求中断
DMA控制方式 优点：
N
超时错
READY?
Y
复位计时器
N
与外设进 行数据交换 传送完？
Y
查询工作方式例
外设状态端口地址为03FBH，第5位(bit5)为状态 标志（=1忙，=0准备好）
外设数据端口地址为03F8H，写入数据会使状态 标志置1 ；外设把数据读走后又把它置0。
试画出其电路图，并将DATA下100B数输出
74LS374
将外设连接到总线上的一组逻辑电路的 总称 实现外设与主机之间的信息交换

I/O端口：

接口中的寄存器
I/O接口要解决的问题
速度匹配(Buffer) 信号的驱动能力(电平转换器、驱动器)
信号形式和电平的匹配(A/D、D/A)
信息格式(字节流、块、数据包、帧) 时序匹配(定时关系) 总线隔离(三态门)
6.2 简单接口电路
掌握：
接口电路的分类及特点 两类简单接口芯片的应用
一、接口的基本构成
AB DB CB
译码 电路
数据输入寄存器 (or 三态门) 数据输出寄存器 (锁存器) 状态寄存器 (or 三态门)
数据线
状态线 控制线
控制 逻辑
命令寄存器
接口的基本构成

数据输入/输出寄存器 —— 暂存输入/输 出的数据
F0000H

960KB
I/O地址 FFFFFH 64KB
端口的独立编址 特点：
内存地址资源充 分利用 能够应用于端口 的指令较少

00000H 内存 地址 FFFFFH 0000H FFFFH
I/O
地址
端口的独立编址
8 0 8 8 总 线
MEMR、MEMW A19-A0
IOR、IOW 、AEN
6.3 基本输入/输出方法
无条件传送 查询式传送 中断方式传送 直接存储器存取(DMA)
一、无条件传送

适用于总是处于准备好状态的外设 优点：软件及接口硬件简单 缺点：只适用于简单外设，适应范围较 窄
无条件传送例 读取开关的状态 当开关闭合时，输出编码使发光二极管 亮

+5V
D1 输出口地 址38F3H D0 输入口地 址38F0H
接口的功能


数据的缓冲与暂存
信号电平与类型的转换


增加信号的驱动能力
对外设进行监测、控制与管理，中断处理
二、I/O端口的编址方式
数据端口
端口
状态端口
控制端口
I/O端口
数据 CPU
状态
外设
控制
I/O端口的编址方式
统一编址 独立编址
端口与内存的统一编址
特点：

00000Hwk.baidu.com内存 地址
指令及控制信号 统一 内存地址资源减 少
三、I/O地址的译码 目的：

确定端口的地址
参加译码的信号： IOR，IOW，A15 ～ A0 OUT指令将使总线的IOW信号有效 IN指令将使总线的IOR信号有效

I/O地址的译码

当接口只有一个端口时，16位地址线一 般应全部参与译码，译码输出直接选择
该端口；当接口具有多个端口时，则16
DMA控制方式的工作过程
DMA控制器送出地址信号和相应的控制信号， 实现外设与内存或内存与内存之间的直接数据 传送 例：从外设向内存传送一个字节 DMAC向I/O接口发出读信号，同时往地址总 线上发出存储器的地址和存储器写信号和AEN 信号。

DMA控制方式的工作过程

DMA控制器自动修改地址和字节计数器， 并判断是否需要重复传送操作。当规定的数 据传送完后，DMA控制器就撤销发往CPU 的HOLD信号。CPU检测到HOLD失效后， 紧接着撤销HLDA信号，并在下一时钟周期 重新开始控制总线。
输出接口：

要求对数据具有锁存能力（常用锁存器 实现）
三、三态门接口 高电平、低电平、高阻态
三态门接口 三态门的工作波形：
A0~A15 IOR 译码输出 D0~D7
开关状态
地址有效
74LS244

含8个三态门的集成电路芯片 在外设具有数据保持能力时用来输入接 口 74LS244应用例 教材p252
数据块传送：
允许DMA
N
DMA请求？ Y
DMAC请求总线
CPU响应, DMAC获总线控制权
DMA传送一个字节 地址增量，计数器减量
块结束？ N Y
DMAC释放总线
每次传送一个字节：
允许DMA N
测试I/O的DREQ DMA请求？
Y DMAC请求总线
CPU响应, DMAC获总线控制权
DMA传送一个数据

外设在需要时向CPU提出请求，CPU再 去为它服务。服务结束后或在外设不需 要时，CPU可执行自己的程序

优点：CPU效率高，实时性好，速度快
缺点：程序编制较为复杂
以上三种I/O方式的共性
均需CPU作为中介：

软件： 外设与内存之间的数据传送是通过CPU执行
程序来完成的（PIO方式）

硬件： I/O接口和存储器的读写控制信号、地址信号 都是由CPU发出的 缺点：程序的执行速度限定了传送的最大速度（约 为几十KB/s）

数据传输由DMA硬件来控制，数据直接 在内存和外设之间交换，可以达到很高 的传输速率（可达几MB/s）
DMA的三种传送方式

连续传送（块传送）：
DMAC在申请到总线后，将一块数据传送完后 才释放总线，而不管中间DREQ是否有效。 单次传送（每次传送一个字节）： 每个DMA周期只传送一个字节就立即释放总线。 按需传送（猝发传送）： 只要I/O接口的数据缓冲可用，就可进行传送。 此时I/O接口需要有一定大小的FIFO缓冲区。
存储器
A15-A0
输入/输出
8088/8086的I/O端口编址

采用I/O独立编址方式(但地址线与存储器共用) 地址线上的地址信号用IO/M来区分


I/O操作只使用20根地址线中的16根：A15～A0
可寻址的I/O端口数为64K(65536)个 I/O地址范围为0～FFFFH IBM PC只使用了1024个I/O地址(0～3FFH)

命令寄存器 —— 存放控制命令，用来设 定接口功能、工作参数和工作方式 状态寄存器 —— 保存外设当前状态，以 供CPU读取

接口的基本构成
端口地址 数据
数据
CPU
I/O 接口
状态
外设
控制
控制
二、接口的类型及特点
输入接口 接口 输出接口
接口特点 输入接口：

要求对数据具有控制能力（常用三态门 实现）
简单I/O扩展实验 一、实验目的 1、熟悉74LS273，74LS244的应用接口方法。 2、掌握输入、输出的基本方法。 二、实验内容 1、用逻辑电平开关作为74LS244的输入，用发光二极管作为 74LS273 的输出。编写程序使得逻辑电平开关的输入状态从 发光二极管上显示出来。 三、实验原理图 四、连线指导 1、将74LS244的输入1A1-1A4、2A1-2A4分别与逻辑电平开关电路 的K1-K8相连； 2、将74LS273的输出SO0-SO7分别与发光二极管电路的LED1LED8相连； 五、编程运行 1、实现功能是：当逻辑电来开关拔上时为5V，拔下时为0V。发光 二极管输入‘1为亮，’0'为灭。
READY/BUSY
高位地 址信号 IOR
D0
译码
380H
四、锁存器接口

通常由D触发器构成 特点： 具有对数据的锁存能力 不具备对数据的控制能力
常用锁存器芯片

74LS273 不具备数据的控制能力

74LS374 具有对数据的控制能力
P254图
锁存器芯片74LS374
做输出口: 做输入口:
第6章 输入输出及中断技术
主要内容： I/O端口及其编址方式 简单接口芯片及其应用 基本输入输出方法 中断的基本概念及工作过程 中断控制器8259
6.1 输入输出接口
主要内容：

I/O接口与I/O端口的概念 I/O端口的编址方式 端口地址译码 数据传送方式
一、I/O接口与端口
I/O接口：

四、DMA控制方式 特点：

外设直接与存储器进行数据交换 ，CPU 不再担当数据传输的中介者 总线由DMA控制器（DMAC）进行控制 （CPU要放弃总线控制权），内存/外设 的地址和读写控制信号均由DMAC提供

DMA控制方式
MEM BUS
…
HOLD CPU HLDA
控制信号
QRD
DMAC
DACK
D CP
Q
1
二、查询工作方式 适用场合： 外设并不总是准备好 对传送速率和效率要求不高

对外设及接口的要求：
外设应提供设备状态信息 接口应具备状态端口

查询工作方式 优点：软件比较简单 缺点：CPU效率低，数据传送的实时性 差，速度较慢

单一外设时 的工作流程
防止死循环
超时?
N
Y
读入并测试外设状态
Rx8
IOW#
74LS138
≥1
A7～A4
&
≥1
D0 Q0 | Q1 D7 Q2 Q3 Q4 CP Q5 Q6 Q7
a b c d e f g DP
G G2A G2B C B A Y0
+5V 74LS244 K0～K3 D0
A15～A8
A3 A2 A1 A0
O1 I1 O2 I2 O3 I3 O4 I4 E1
位地址线的高位参与译码（决定接口的
基地址），而低位则用于确定要访问哪
一个端口
I/O地址的译码

某外设接口有4个端口，地址为2F0H～ 2F3H，则其基地址为2F0H，由A15～A2 译码得到，而A1、A0用来确定4个端口中 的某一个连接
四、I/O数据的传送方式
并行—— 一个数据单位同时传送 串行——数据按位传送
01111111 01100111 01110111 01111100 00111001 01011110 01111001 01110001
’D’
’E’ ’F’
F0H = 0000 0000 1111 0000 F1H = 0000 0000 1111 0001
D0～D7 译码器
74LS273
7406 反相器
符号 ’0’ ’1’ ’2’ ’3’ ’4’ ’5’ ’6’ ’7’
形状
7段码 .gfedcba
符号 ’8’ ’9’ ’A’ ’B’ ’C’
形状
7段码 .gfedcba
00111111 00000110 01011011 01001111 01100110 01101101 01111101 00000111
外设 接口
DMA控制方式的工作过程

外设向DMA控制器发出“DMA传送请求”信 号DRQ DMA控制器收到请求后，向CPU发出“总线 请求”信号HOLD CPU在完成当前总线周期后会立即发出HLDA
信号，对HOLD信号进行响应

DMA控制器收到HLDA信号后，就开始控制总 线，并向外设发出DMA响应信号DACK