第11章 总线技术

微处理器 （含两级Cache）
AGP总线
显示卡
MCH（北桥）
存储总线 主存储器
PCI总线 USB接口
ICH（南桥） ISA总线
ISA卡
图11-6
PCI卡
PCI卡
ISA卡
AGP接口的系统结构
11.4
高速图形加速接口AGP
AGP进行了多方面的改进，主要包括：
（1）AGP接口将地址与数据信息分离之后，可以充分利用数 据传输之间的空闲和读/写请求来传输数据，大大提高了总线操 作的效率。 （2）通过AGP接口读取内存采用了流水线技术，充分利用等 待时间，使得读内存时间与写内存时间相当。 （3）AGP专为视频显示卡所设计，使用AGP接口可以直接访 问内存。 （4）AGP接口新增了一种执行模式（Execute Mode），将系 统内存与显卡内存视作同一空间，保证加速芯片可以直接从系 统内存读取数据。 （5）AGP采用了内存直接使用（DIME）技术，本来在显存中 进行的函数被扩展到系统内存中去运算。
图11-5
PCI总线信号
11.3.4 PCI总线信号
可选信号
PCI规范定义的51个可选信号线，按其功能可分为4组：
① 中断信号线。它同仲裁信号线一样，它们是非共享的。PCI 设备有自己的仲裁线或连接到中断控制器的线。 ② 支持高速缓冲存储器Cache的信号线。用这些信号线支持在 处理器或其他设备中能进行高速缓冲操作的PCI上的存储器。这些 信号线支持高速缓存的监视协议。 ③ 64位总线扩展信号线，包含32位分时复用的地址/数据线。 它们与地址/数据线一起，形成64位地址/数据总线。 ④ 两条允许两个PCI设备使用64位总线的信号线。
PIO模式及传输速率
PIO模式
总线周期
总线速率 （MHz） 1.67 2.61 4.17 5.56
传输速率 （MB/s） 3.33 5.22 8.33 11.11
ATA规范
0 1 2 3
600 383 240 180
ATA-1 ATA-1 ATA-1 ATA-2
DMA模式及传输速率
传输字数
8位DMA 模式 0 1
基于PCI总线的微处理器系统
图11-3
使用PCI桥扩展PCI总线
11.3.4 PCI总线信号
PCI总线的必要信号线按照功能可分为如下5组：
① 系统信号线，包括时钟和复位信号线。 ② 地址和数据信号线，包括32条分时复用的地址/数据线。 ③ 接口控制信号线，用来控制数据交换时的操作时序，并在 主控设备和从属设备之间提供协调服务。 ④ 仲裁信号线，它们是非共享的线，每个PCI主控设备都有 自己的仲裁线，且被直接连到PCI总线仲裁设备上。 ⑤ 错误报告信号线，用于报告奇偶校验错及其他一些错误。
11.2
11.2.1
局部总线ISA和EISA
局部ISA
1．ISA总线 ISA由主槽和附加槽两部分组成，每个槽都有正反两面 引脚。主槽有A31～A1、B31～B1共62条引脚；附加槽有C18～C1、 D18～D1共36条引脚。两个槽一共98条引脚。A面和C面主要连接 数据线和地址线；B面和D面则主要连接其他信号，包括+12V、 +5V电源、地、中断输入线和DMA信号线等。
11.5.3 IDE接口的三种传输模式
IDE接口硬盘的数据传输模式的发展经历了三个不同的技 术变化，由最初的PIO模式，到DMA模式，再到Ultra DMA模式。 它们都支持硬盘驱动器的高速传输。 1．PIO传输模式 PIO（Programming Input/Output Model）是一种通过 CPU执行I/O端口指令来进行数据读/写的数据交换模式。PIO 是最早先的硬盘数据传输模式，数据传输速率低下，CPU占有 率也很高，大量传输数据时会因为占用过多的CPU资源而导致 系统停顿，无法进行其他的操作。
(a) 主槽引脚 图11-2 ISA引脚信号
(b) 附加槽引脚
11.2.2
局部总线EISA
随着386以上32位CPU的推出，ISA总线由于数据总线和地址 总线宽度的限制，影响了其32位微处理器性能的发挥。因此面向32 位微机设计的“扩展工业标准结构”（Extended Industry Standard Architecture）应运而生，即EISA总线。 EISA共有198条信号线，其中，98条是ISA原有的。
11.3
局部总线PCI
1. 1992年推出了局部总线——PCI（Peripheral Component Interconnect），PCI总线比VESA规范定义严格，而且保证了良 好的兼容性。PCI总线主要是为奔腾微处理器的开发使用而设计 的，也支持80386/80486微处理器系统。 2. PCI总线结构中的关键部件是PCI总线控制器，这个部件 用来协调CPU与各种外设之间的数据传输，并提供统一的接口信 号。
11.3.2 PCI“桥”
PCI“桥”的引入使PCI总线极具扩展性，也极大地增加了PCI 总线的复杂性。PCI总线的电气特性决定了在一条 PCI总线上挂接 负载的容限，当PCI连接的PCI设备超过了许可的范围，需要使用 PCI桥来扩展PCI总线，增加挂接PCI设备的能力，包括挂接PCI桥 。在一棵PCI总线树上最多可以挂接256个PCI设备，包括挂接PCI 桥。
40针引脚定义如下:
1.Pin1，RESET,该信号是主机发送给主、从驱动器，并对主、从 驱动器进行复位的信号。 2.Pin37、Pin38，即 CS0 和 CS1 ，两个选通信号。 3.Pin33、35、36（DA0～DA2），这些地址信号来自ISA总线中的地 址信息。它们可以用于选通硬盘控制器中的某一个寄存器。 4.DD0～DD15，它们是来自ISA总线的数据线，是主机系统与硬盘驱 动器之间的数据传输线。 5.Pin23、25（ IOW 和/ IOR），这两个信号是对磁盘驱动器进行写 与读的控制信号。 6.Pin27（IORDY）：输入/输出准备好信号。 7.Pin31（IRQR），中断请求触发信号。 8.Pin32（IOCS16），低电平有效，该信号有效时，将要进行一个 16位的数据传输。 9.Pin39，DASP ，驱动器激活/从设备存在指示，属同步多路复用信号。 10.Pin28，ALE，轴同步或电缆选择信号。
第11章
11.1 11.2 11.3 11.4 11.5
总 线 技 术
总线的概念 局部总线ISA和EISA 局部总线PCI 高速图形加速接口AGP 外部总线IDE
11.1
11.1.1
1. 物理特性
总线的概念
总线标准的5个特性
物理特性是指总线物理连接的方式。它包括总线的数量、总 线插头的形状大小及引脚的排列等。
处理周期 （ns） 960 480
传输速率 （MB/s） 2.1 4.2
ATA标准 ATA ATA
单字 单字
单字 多字ቤተ መጻሕፍቲ ባይዱ
多字 多字
2 0
1 2
240 480
150 120
8.3 4.2
13.3 16.7
Fast ATA/ATA-2 ATA
Fast-ATA/ATA-2 Fast-ATA-2/ATA-2
Ultra DMA模式及传输速率
Ultra DMA模式
PCI总线x域
处理器
HOST主桥 X
HOST主桥 Y PCI总线x0
PCI总线域
第一总线 第二总线 PCI桥1 PCI设备01 PCI总线x1 PCI设备11
PCI桥2
PCI总线x2
PCI设备21
PCI设备22
PCI桥3
PCI总线x3
PCI设备31 图11-3
PCI设备32
使用PCI桥扩展PCI总线
（4）结束阶段——主、从模块的有关信息均从系统总线上撤除， 让出总线，以便其他主模块占用总线，进行另外的总线数据传输。
为保证4个阶段正确实现，应对总线操作进行控制。总线操作 控制包括两方面： 一是总线仲裁，二是总线握手。 2．总线仲裁 总线仲裁的作用是合理地控制和管理系统中需要占用总线的请 求源，确保任何时刻同一总线上最多只有一个模块控制和占用总线， 防止总线冲突。 3．总线握手 总线握手的作用是在主控模块取得总线占用权后，通过控制三 大总线中与数据传输有关的基本信号线的时序关系，确保主—从模 块间的正确寻址和数据的可靠传输。 总线握手的方法通常有三种： 同步总线握手、异步总线握手和 半同步总线握手。
11.3.3
基于PCI总线的微处理器系统
基于PCI总线的微处理器系统：
（1）微处理器、存储器子系统、PCI总线以及扩展总线之 间 是各自独立的，没有耦合关系； （2）所有PCI总线上的部件都与PCI总线相连接，再由PCI 桥 依次与微处理器相连； （3）PCI总线桥是一种智能型的设备，它能将单一的数据 请 求传输归结成成组数据传输请求，然后，用成组传送方式实 现I/O接口和存储器之间的数据传输，减少数据总线的传输 时间，提高数据传输的速度。
11.4
高速图形加速接口AGP
AGP（Accelerated Graphics Port），它是一种基于PCI总 线，专为提高视频带宽而设计的总线规范。AGP从逻辑上独立于 PCI总线，它可以直接访问系统内存，解决了显卡缓存容量不够 的问题。AGP图形加速接口解决了显示3D图形速度不够的瓶颈， 同时，还能够适应PC将来完全移动视频的速度需求。
11.1.2
总线分类
1．片内总线 微处理器内部连接各功能单元之间的信息通路。 2．主板局部总线 微机主板上连接各插件板的公共通路。典型的总线 有：ISA、EISA、VESA和PCI 等。 3．系统总线 多处理器系统中连接各CPU插件板的信息通路，用 来支持多个CPU的并行处理。 4．通信总线 通信总线也叫外部总线，是微机系统与通信设备 （外设）之间进行通信的一组信号线。
2．DMA传输模式 DMA（Direct Memory Access）即直接存储器访问传输模式， 它是一种不经过CPU而直接从内存存取数据的数据交换模式。PIO 模式下硬盘和内存之间的数据传输是由CPU来控制的，而在DMA模 式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的 传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻 了CPU资源占有率。 3．Ultra DMA模式 Ultra DMA （Ultra Direct Memory Access）模式简称UDMA 模式，是指高级直接内存访问。UDMA模式采用16位多字节DMA模式 为基准，可以理解为DMA模式的增强版本，它在DMA模式的基础上， 增加了CRC（Cyclic Redundancy Check循环冗余码校验）技术， 提高了数据传输过程中的准确性与可靠性。在以往的硬盘数据传 输模式下，一个时钟周期只传输一次数据，而在UDMA模式中应用 了双倍数据传输技术，即在时钟的上升沿和下降沿各进行一次数 据传输，使得数据传输速度成倍增长。
2. 功能特性 功能特性描写的是总线上每条线的功能。一般划分为数据线、
地址线和控制线。
3. 电气规范 电气规范定义了总线上每条信号线信号传输的方向、有效电平 的允许值等。 4. 传输特性 传输特性包括数据线的并、串传输、总线宽度、总线频率、 传输速率等。 总线并行传输的速率以每秒钟内，能够传输的最多字节数，单 位为MB/s，其计算公式如下： 传输速率 = (总线宽度/8) × 总线频率 5. 时间特性 时间特性定义了每条信号线有效的时间顺序。
11.1.3
总线传输操作过程
1．总线操作周期 一个总线操作周期，一般要分成4个阶段: （1）总线请求和仲裁阶段——需要使用总线的主模块提出请 求，由总线仲裁机构确定把下一个传输周期的总线使用权分 配给某一个请求主模块。 （2）寻址阶段——是指取得使用权的主模块通过总线发出本 次要访问的从模块的存储器地址或I/O端口地址及命令信息， 选中参与本次传输的从模块，并启动从模块的操作。 （3）传输阶段——是指主模块和从模块之间进行数据交换。 在主模块发出的控制信号作用下，数据由源模块发出，经数 据总线输送到目的模块。
11.5
外部总线IDE
IDE接口最早由Taxan和Compaq公司提出，IDE（Integrated Drive Electronic）称为集成驱动器电路。IDE的最大特点是把 硬盘控制器和硬盘驱动器集成到一起，使得硬盘接口的电缆数 目与长度减少，使数据传输稳定可靠。
11.5.2 IDE接口引脚定义