数字逻辑 第四章 组合逻辑电路

用与非门组成的3线－8线译码器
74LS138的引脚图如下:
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
16
9
74LS138
1
8
A0 A1 A2 S3 S2 S1 Y7 地
4.5 二进制并行加法器
二进制并行加法器除能实现二进制加法运 算外，还可实现代码转换、二进制减法运算， 二进制乘法运算，十进制加法运算等功能。
A
&
B
C
& &F
&
例3：设计一个四位二进 制码奇偶位发生器和奇偶 检测器。
B8 B4 B2 B1 P
0
0
00
0
0
0
01
1
解：第一步 建立真值表
0
0
10
1
0
0
11
0
0
1
00
1
奇偶位发生器四
0
1
01
0
0
1
10
0
位二进制码用B8、B4、
0 1
1 0
11 00
1 1
B2、B1表示，输出的
1
0
01
0
奇偶位用P表示，采用
I
2
I
3
I 4
I
I
5
6
I 7
用与非门组成的三位二进制编码器
2、二-十进制编码器:
输入信号 输出编码 ABCD
I0
0 0 0 0 A I8 I9 I8 I9
I1
0 0 0 1 B I4 I6 I5 I7 I4 I6 I5 I7
I2 I3
0010 0 0 1 1 C I3 I7 I2 I6 I2 I3 I6 I7
10 1 0 1 0
第四步 画出逻辑电路图 B8 B4 =1
B2 B1
=1
=1 P
奇偶检测器:
B8 B4 =1
奇偶检测器的
=1
输出为F。
B2 B1
=1
F
P
=1
4.3 编 码 器
1、二进制编码器
Y0＝I1 I3 I5 I7 Y1＝I2 I3 I6 I7 Y2＝I4 I5 I6 I7
第四章 组合逻辑电路
学习要求：
•了解组合逻辑电路的特点； •熟练掌握组合电路分析和设计的基本方法； •了解竞争、冒险的概念； •掌握消除冒险的基本方法。
4.1 组合逻辑电路的特点：
如果一个逻辑电路在任何时刻产生的稳定
输出值仅仅取决于该时刻各输入值的组合,而
与过去的输入值无关, 则称该电路为组合逻辑
第二步：写出"最小项之"表达式；
SH = AB +AB CH = AB
第三步：化简:
A B
0
1
00 1
11 0
A B
0
1
00 0
10 1
SH
CH
由卡诺图可知，已最简。
第四步：画出电路图
假设只提供原变量，而不提供反变量， 用与非门实现该电路。
1)SH=AB+AB
A •
=AB+BB+AB+AA •
&
( Ai Bi )Ci1 AiBi
第四步：画出电路图
Ai
=1
Bi Ci-1
=1
Si
&
&
Ci
&
用半加器实现:
Si Ai BiCi1 AiBi Ci1 Ai Bi Ci1 AiBiCi1 ( Ai Bi Ai Bi )Ci1 ( Ai Bi Ai Bi )Ci1
SHi Ci1 SHi Ci1
ABC F 000 1 001 0 010 0 011 0 100 0 101 0 110 0 111 1
例2：分析下图给定的组合电路。
解：一：写出逻辑表达式 A 1 P1
P1 = A + B P2 = A + C P3 = B C P4 = B + C P5 = P1P2
= (A + B)(A + C)
1
0
10
0
偶校验原则。
1
0
11
1
1
1
00
0
1
1
01
1
1
1
10
1
1
1
11
0
第二步 写出逻辑表达式
P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)
第三步 化简
B8B400 01 11 10
B2B1
00 0 1 0 1
P(B8,B4,B2,B1)
01 1 0 1 0
= B8 B4 B2 B1 11 0 1 0 1
x1
&
y1 •
x2 • &
y2 •
&
x1
&F
例2：用与非门设计一个三变量"多数表决电路"。
解：第一步：建立真值表；
ABC F
000 0 输入即表达者, 共有3个, 分别 0 0 1 0
用A、B、C表示, 并设“同意” 0 1 0 0
为1，“反对”为0。
011 1
100 0 输出即决议是否通过, 用F表示, 1 0 1 1
电路. x1
z1
x2
z2
组合电路
xl
zm
zi = fi (x1, x2, …, xl) i=1, 2, …, m 组合逻辑电路需要讨论的两个基本问题
是分析与设计.
4.2 组合逻辑函数的分析与设计
1、组合逻辑电路的分析：
根据给定的组合电路，写出逻辑函数表达式， 并以此来描述它的逻辑功能，确定输入与输出的关 系，必要时对其设计的合理性进行评定。
x2y2x1y100 00 0
01 0
11 10 01
第三步 化简
01 0 0 0 1
F(x1,y1,x2,y2)= x1y1+y1x2y2+x1x2y2
11 0 0 0 1 10 1 0 1 1
第四步 画出逻辑电路图 F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2 F(x1,y1,x2,y2)=x1y1·y1x2y2·x1x2y2
ACBiii-1
Σ
CO
Si Ci
4.6 组合电路的险象
实际上，电信号从任意一点经过任意路径到达 另一点都需要一定时间，我们称之为时间延迟或简 称时延。
分析的一般步骤： 第一步：写出给定组合电路的逻辑函数表达式； 第二步：化简逻辑函数表达式； 第三步：根据化简的结果列出真值表； 第四步：功能评述。
A & P2 例1：分析下图给定的组合电路。
解： P1 ABC
A B
&
P1 & P3
P2 A P1 A ABC C
B
P3 B P1 B ABC P4 C P1 C ABC
I4
0 1 0 0 D I1 I9 I3 I7 I5 I7 I1 I3 I5 I7 I9
I5
0101
I6
0110
I7
0111
I8
1000
I9
1001
≥1
D
≥1
&
≥1
C & ≥1
B
≥1
&
A
≥1
&
I9 I8I7I6I5 I4I3I2I1
二-十进制编码器逻辑图
4.4 译码器 译码器的功能是对具有特定含义的输入 代码进行“ 翻译”或“ 辨认”，将其转换成 相应的输出信号。
B A 1 P2 C
C B
=1 P3
P6 = P3P4 = (B C)(B + C)
F = P5P6
B 1 P4 C
=(A + B)(A + C)(B C)(B + C)
& P5 & P6
&F
二：化简
F=(A + B)(A + C)(B C)(B + C)
ABC F
=(A + B)(A + C)(BC + BC)(B + C) 0 0 0 0
1 01 1 1 1 1 1
1 10 1 1 1 1 1
1 11 0 1 1 1 1
1 11 1 0 1 1 1
1 11 1 1 0 1 1
1 11 1 1 1 0 1
1 11 1 1 1 1 0
1 11 1 1 1 1 1
1 11 1 1 1 1 1
注：本表中的“ ”代表0或1
YYYY 01 2 3
二进制译码器：将n个输入变量变换成2n个输出 函数，且每个输出函数对应于n个输入变量的 一个最小项。
输入 S1 S2＋S3 A2 A1 A0 1 0 000 1 0 001 1 0 010 1 0 011 1 0 100 1 0 101 1 0 110 1 0 111 0 1
输
出
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 11 1 1 1 1 1
B
=A(A+B)+B(A+B)
&
•
•&
=A·AB·B·AB
CH=AB
1
2)SH=AB+AB =AB
CH=AB
•逻辑符号:
=1
A •
&
•
B
A
B
1
Σ
CO
& SH
CH SH CH
S C
2、一位全加器
要完成一位"被加数"与"加数"及低位送来的" 进位"三者相加，产生"本位和"及向高位的" 进位"，因此该电路有3个输入，2个输出。 设“被加数”，“加数”和低位来的"进位 "分别为Ai, Bi, Ci-1, "本位和"与向高位的"进 位"分别为Si, Ci.
YYYY 456 7
G0 G1 G2 G3 G4 G5 G6 G7
Y＝A A A
0
210
Y ＝A A A
4
210
Y1＝A2
A 1
A 0
Y2＝A2
A 1
A 0
Y3＝A2
A 1
A 0
Y＝A A A
5
2 10
Y＝A A A
6
21 0
Y7＝A2
A 1
A 0
S
GS
逻辑函数表达式
S1 S S 23
A0 A1 A2
& P4
C
1 F
F P2 P3 P4 A ABC B ABC C ABC
•化简：
A B
C
F ABC ( A B C)
1 1 F
ABC A B C &
•列出真值表
•功能评述
由真值可知, 当A、
B、C取相同值时, F为 1, 否则F为0。所以该 电路是一个“一致性 判定电路"。
=(AB + A + C)(BC + BC)(B +C) 0 0 1 1
=(B + A + C)(BC + BC)(B +C)
010 1
=(BC + BC)(B +C)
011 0
=BC + BC
100 0
=B C 三：列出逻辑函数的真值表
四：逻辑问题评述
101 1 110 1 111 0
等效逻辑电路略。
Ci-A1 iB0i0 01 11 10
0
1
1 111
Si
Ci
Si Ai BiCi1 AiBi Ci1 Ai Bi Ci1 AiBiCi1
Ci AiBi BiCi1 AiCi1
如果用"与非"门来实现，则需要9个"与非" 门，3个"非"门，数量较多。若采用其它门电路， 可将输出函数表达式作适当转换。
Si Ai BiCi1 AiBi Ci1 Ai Bi Ci1 AiBiCi1 Ai (Bi Ci1) Ai Bi Ci1 Leabharlann Baidui Bi Ci1
Ci Ai BiCi1 Ai BiCi1 Ai Bi Ci1 Ai BiCi1 ( AiBi Ai Bi )Ci1 AiBi (Ci1 Ci1)
三位二进制编码器的真值表
输入
输出
Y Y Y I0 I1 I2 I3 I4 I5 I6 I7
2
1
0
01111111000
10111111001
11011111010
11101111011
11110111100
11111011101
11111101110
11111110111
Y2
Y1
Y0
&
&
&
I0
I1
例1：假设有两个正整数，每个都由两位二进制数
组成用X=x1x2,Y=y1y2表示，要求用“与非”门设计
一个判别X>Y的逻辑电路。 x1 y1 x2 y2 F
解： 第一步 建立真值表 1 0 d d 1
第二步 写出逻辑表 0 0 1 0 1
达式
1 1 10 1
F(x1,y1,x2,y2)= x1y1+x1y1x2y2+x1y1x2y2
SHi Ci1
Ci Ai BiCi1 Ai BiCi1 Ai Bi Ci1 Ai BiCi1
( Ai Bi Ai Bi )Ci1 Ai Bi (Ci1 Ci1)
SHi Ci1 CHi
用半加器实现的电路图:
Ai Bi
Σ Σ SHi
CO C H i Ci-1
CO
Si
1 Ci
逻辑符号:
并设"通过"为1, "否决"为0。
110 1
111 1
第二步：写出"最小项之和"表达式； F(A, B, C)=m(3, 5, 6, 7)
第三步：化简并转换成适当形式；
AB C 00 01 11 10
0
1
1 111
第四步：画出逻辑图。
F(A, B, C)=AB+AC+BC
=AB+AC+BC =ABAC BC
第一步：建立真值表 Ai Bi Ci-1 000 001 010 011 100 101 110 111
Si Ci 00 10 10 01 10 01 01 11
第二步：写出"最小项之"表达式； Si=m(1, 2, 4, 7) Ci=m(3, 5, 6, 7)
第三步：化简并转换成适当形式；
CiA-1 iB0i0 01 11 10 01 1 11 1
2、 组合逻辑电路的设计
根据给定要求的文字描述或逻辑函数，在特定 条件下，找出用最少的逻辑门来实现给定逻辑功 能的方案，并画出逻辑电路图。
设计的一般步骤： 第一步：根据逻辑要求建立真值表； 第二步：根据真值表写出逻辑函数的"最小项之和"
表达式； 第三步：化简并转换为适当的形式； 第四步：根据表达式画出逻辑电路图；
1、一位半加器
第一步：建立真值表 要完成一位“被加数”与“加数”两者相加， 要产生“本位和”及向高位的“进位”，因 此该电路有2个输入，2个输出。 设“被加数”，“加数” 分别为A和B； “本位和”与向高位的“进位”分别为SH 和 CH。
AB 00 01 10 11
SH CH 00 10 10 01