EDA-16位加法计数器的设计

北京理工大学

用程序输入方法设计一个16位二进制加法计数器

学院：机械xxxx学院

专业班级：10机械电子工程x班

姓名：陈xx

学号： 10xxxxxx

指导教师：xxx 老师

目录

摘要 (1)

1 绪论 (2)

2 计数器的工作原理 (3)

3 设计原理 (4)

4 电路系统的功能仿真 (4)

6 个人小结 (17)

参考文献 (18)

摘要

计数器是数字系统中使用较多的一种时序逻辑器件。计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。计数器也可以作为分频、定时、脉冲节拍产生器和脉冲序列产生器使用。计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。本次课程设计将利用众多集成电路软件软件中的Quartus II软件，使用VHDL语言编程完成论文《用程序输入方法设计一个16位二进制加法计数器》，调试结果表明，所设计的计数器正确实现了计数功能。

关键词：二进制；加法计数器；VHDL语言

1 绪论

现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化，即EDA（Electronic Design Automation）技术。EDA技术就是依赖功能强大的计算机，在集成电路软件平台上，对以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，自动完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。一般所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。

EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。常用的EDA工具软件平台有：Matlab、Protel、Proteus、OrCAD以及我们学习的本次课程结课论文所用到的Quartus II等。而且EDA工具软件平台一般都有第三方软件接口，以便于与其他软件联合使用。

本次课程结课论文在设计16位二进制加法计数器时所用到的EDA软件工具平台是Quartus II。Quartus II 是Altera公司的综合性PLD（可编程逻辑器件）开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。本文将介绍在Quartus II平台上利用VHDL 语言来实现16位二进制加法计数器的程序设计。

2 计数器的工作原理

计数器是数字系统中使用较多的一种时序逻辑器件。计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。其工作原理可概述为：当输入时钟脉冲的一个上升沿（也可以是下降沿）来临时，二进制数据的低一位加1（或减1），并向高位进1（或借1）。在没有外部约束条件时，计数器可进行与其二进制位数对应的数值的相应进制的自循环计数，如位数为3的计数器可进行8进制的自循环加法或减法计数。

可根据需要来设置计数器的位数，并通过外部约束条件来人为设定计数器的计数模数，来得到计数进制符合需要的N进制计数器。所谓N进制计数器，是指一个计数器的计数过程，在经历时钟脉冲信号的个为N之后，二进制数据又回到初始状态的计数器。

表2.1计数器的状态表

图2.1计数器的状态图时钟Q0 Q1 ……Qn-1 Qn

0 0 0 0..00 0 0

1 0 0 ……0 1

2 0 0 1 0

3 0 0 …… 1 1 ….. ….. ……………………2n-1 1 1 ….. 1 0 2n 1 1 1..11 1 1 2n+1 0 0 0..00 0 0

3 设计原理

本论文所设计的16位二进制加法计数器，其中16位计数器输出Q[15..0]=0000000000000000，时钟CLK的上升沿到来时，计数器处于预置工作状态，输出Q[15..0]= D[15..0]，D[15..0]是16位并行数据输入端，COUT是进位输入端，当UPDOWN=0(进行加法操作)且输出Q[15..0]=1111111111111111时，COUT=1表示进位输出。

4 电路系统的功能仿真

1.编辑文件

（1）启动Quartus

双击桌面上的QuartusⅡ图标或单击开始按扭，启动QuartusⅡ。其初始界面如图1所示。

图1 初始界面

（2）编辑文件

单击标题栏中的File→New对话框，如图2所示。

图2 输入选择对话框

单击New对话框的Device Design Files选项卡，选择编译文件的语言类型。这里选择VHDL Files，选好后单击【OK】按钮，打开VHDL文本编辑器窗口，并在其中输入图3所示的程序，这是一个与门的VHDL程序。

图3 文本编辑器

输入完成之后，单击File→Save As选项，将编辑的文本文件存在已建立的文件夹c:\Users 下，存盘文件名应该与VHDL程序的实体名一致，即Vhdl1.vhd。当出现问句Do you want to create…时，可选“否”。

2.创建工程

（1）打开建立新工程向导

单击File→New Project Wizard菜单，出现新建工程向导对话框，如图4所示。