计算机组成原理4第四章存储器10教材课程

0
1
23
4
5
6
7
8 9 10 11 12 13 14 15
16 17 18 19 20 21 22 23
24 25 26 27 28 29 30 31
32 33 34 35 36 37 38 39
2020/8/4
存储字64位（8个字节）
4. 主存的技术指标
4.2
(1) 存储容量 主存 存放二进制代码的总数量
写放大器
位线A
T 1 ~ T 4 触发器 T 5 、T 6 行开关
T 7 、T 8 列开关
读放 DOUT
A 触发器原端 A´ 触发器非端
2020/8/4
DIN 写选择
读选择
(2)静态 RAM 基本电路的 读 操作
第四章 存 储 器
4.1 概 述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器
2020/8/4
4.1 概 述
一、存储器分类
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失
(2) 磁表面存储器
(3) 磁芯存储器
(4) 光盘存储器
2020/8/4
磁头、载磁体
非 硬磁材料、环状元件 易
读 / 写选通
2020/8/4
… … ……
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0 …… 7 位线
读/写控制电路
D0
…… D 7
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
失
激光、磁光材料
2. 按存取方式分类
4.1
(1) 存取时间与物理地址无关（随机访问）
• 随机存储器RAM 在程序的执行过程中 可 读 可 写 • 只读存储器ROM 在程序的执行过程中 只读
(2) 存取时间与物理地址有关（串行访问）
• 顺序存取存储器 磁带 • 直接存取存储器 磁盘（部分串行）
2020/8/4
4.2
1. 半导体存储芯片的基本结构
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
10
14
2020/8/4
13
4
1K × 4位
1
16K × 1位
8
8K × 8位
存储芯片片选线的作用
4.2
用 16K × 1位 的存储芯片组成 64K × 8位 的存储器
0 A0
2020/8/4
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
D I/O 读/写
三、随机存取存储器 ( RAM )
4.2
1. 静态 RAM (SRAM)
位线A´
(1) 静态 RAM 基本电路
A´
A
T5
T1 ~ T4
T6
行地址选择
T7
T8
列地址选择 写放大器
优点是不浪费宝贵的主存资源，但存在的问 题是：当访问的一个双字、单字或半字跨越两个存 储单元时，存储器的工作速度降低了一半，而且读 写控制比较复杂。
2020/8/4
存储字64位（8个字节）
从存储字的起始位置开始存放的方法
无论要存放的是字节、半字、单字 或双字，都必须从存储字的起始位置开始 存放，而空余部分浪费不用。
优点是：无论访问一个字节、半字 、单字或双字都可以在一个存储周期内完 成，读写数据的控制比较简单。
缺点是：浪费了宝贵的存储器资源 。
2020/8/4
从存储字的起始位置开始存放
2020/8/4
存储字64位（8个字节）
边界对齐的数据存放方法
此方法规定，双字地址的最末3个二 进制位必须为000，单字地址的最末两位 必须为00，半字地址的最末一位必须为0 。它能够保证无论访问双字、单字、半字 或字节，都在一个存取周期内完成，尽管 存储器资源仍然有浪费。
32片
8片
8片
8片
8片
16K × 1位 16K × 1位 16K × 1位 16K × 1位
当地址为 65 535 时，此 8 片的片选有效
2020/8/4
2. 半导体存储芯片的译码驱动方式 4.2
(1) 线选法（16*8位 线选存储器芯片）
A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读
写
地址总线
2. 主存和 CPU 的联系
4.2
MDR
CPU
MAR
数据总线 读 写
地址总线
主存
2020/8/4
2020/8/4
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
2020/8/4
4.2 主存储器
CPU
…5
存储体
ACC MQ
6
CU
ALU
IR
控制
27 3 8
I/O
X
运算器
2020/8/4
单元 PC
控制器
1 MAR MDR 4
主存储器 9
一、概述
1. 主存的基本组成
读
存储体
....
写ห้องสมุดไป่ตู้电
路
....
数据总线 MDR
....
2020/8/4
....
驱动器 译码器
控制电路
....
MAR
4.1
MROM ：Masked ROM PROM : Programmable ROM EPROM: Erasable Programmable ROM EEPROM: Electrically Erasable Programmable ROM
2020/8/4
二、存储器的层次结构
4.1
1. 存储器三个主要特性的关系
(2) 存储速度
• 存取时间
存储器的 访问时间 读出时间 写入时间
• 存取周期
连续两次独立的存储器操作 （读或写）所需的 最小间隔时间 读周期 写周期
2020/8/4
(3) 存储器的带宽 位/秒
如存取周期为500ns，每个存取周期可访问 16位，则带宽为32M位/秒
2020/8/4
二、半导体存储芯片简介
速度 容量 价格／位
快小高
CPU
Cache
寄存器
CPU 主 机
缓存
主存
磁盘 光盘 磁带
辅 存
慢大低
2020/8/4
2. 缓存 主存层次和主存 辅存层次 4.1
10 ns
CPU
20 ns
缓存
200 ns
主存
ms
辅存
（速度） （容量） 缓存 主存 主存 辅存
2020/8/4
主存储器 实地址 物理地址
虚拟存储器 虚地址 逻辑地址
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
8位 16位 32位
64位
2020/8/4
不浪费存储器资源的存放方法
现有一批数据，它们依次为：字节、半字、 双字、单字、半字、单字、字节、单字。4种不同 长度的数据一个紧接着一个存放。