第3章 通道处理机

2018/11/22
21 第21张
• 独立请求
– 每套设备均有独立问答信息 – 用于大型计算机 – 线数越多，出错可能性越大，线与线之间干扰越大
2018/11/22
22 第22张
总线裁决算法(1)
• 菊花链算法：根据I/O设备固定的优先级 进行分配，故又称静态优先级算法，如 串行链接控制方式中使用此算法(例DEC PDP-11的Unibus，Motorola MC68000的 总线) • 固定时间片算法：将总线的优先使用权 （或级别）在各设备之间轮转。如定时 查询法中使用此算法
• 优点：流量高、不争用总线、控制简单 • 缺点：总线数目多
– 非专用总线：可被多种功能或多个部件所分时共 享，同一时刻只有一对部件可使用总线通讯
• 优点：线数少、造价低、模块性强、可扩充能力强 • 缺点：流量小、出现总线争用 • I/O系统适用于非专用总线
2018/11/22 18
二、总线控制方式
2018/11/22
29
CPU
L1Cache
Pentium微处理器总线结构
L2Cache 显示存储器
主存储器
CPU总线
加速图形 显示卡
显示器
北桥芯片（CPU总线-PCI桥）
PCI扩展槽 PCI扩展槽 PCI扩展槽 PCI扩展槽
局部总线 键盘 鼠标 Modem 通信总线 打印机
2018/11/22
南桥芯片（PCI-ISA桥）
2018/11/22
26
DATA
发送方READY
接收方ACK
t1
td1
(a)非互锁
td2
DATA
发送方READY
接收方ACK
t1
td1
(b)半互锁
td2
2018/11/22
27
DATA
发送方READY
接收方ACK
(c)全互锁
t1
td1
td2
td3
td4
全互锁通讯
2018/11/22 28
四、Pentium微处理器的总线系统
2018/11/22
9
• I/O系统的三性的实现原理
–异步性实现原理：I/O采用自治控制（autonomy）的实现 方法，即由I/O设备自身管理大部分工作，CPU只对I/O设 备作启动、关闭、暂停等控制操作。 –实时性实现原理：采用层次结构组织I/O设备。
• 具体要点为： • 外围设备一般要按工作方式和速度进行分类；不同类型的设备连 接到不同的I/O通道或处理机上；按照中断的优先级采取不同的相 应策略。
33.3MHz 32/64位 133MB/S 120 各类微机
(62+36)x (62+36)+11 2/143 2/98+90 80486
80286- IBM系列 80486 机（原）
2018/11/22
34
• 类型1:ISA和EISA –ISA总线： • ISA总线首次在IBM PC-AT机上使用，故又称为AT 总线。 • 它是在62线的PC-XT总线基础上扩充32线而成。 具有16位数据宽，8MB/S的数据传输速率。 –EISA总线： • 支持32位数据宽度，传输速率可达33MB/S；32位 地址，可寻址4GB存储空间。 • EISA总线插槽外观与ISA等长宽高，内部采用双 层引线结构，使之与ISA完全兼容。由于受制造 工艺限制，该总线结构只有在原装机上出现。
2018/11/22
5
I/O系统的功能：I/O操作、管理和控制 •寻址：给指定外设的信息编址 •连接：连接好主存与指定外设之间的信息 通路 •传送：完成在指定外设编址区和由 OS 指定 的主存空间之间进行所要求的信息传送 •变换：对要传送的信息进行格式变换 •状态：形成和产生状态控制信息，经中断 系统传送给OS去分析和处理
2018/11/22 23
总线裁决算法(2)
动态优先级算法：各设备的优先权可以动态改变， 优先权的算法有两种：
• 最近最少使用算法(LRU)：将最高优先权赋予最久未 使用总线的设备 • 轮转菊花链算法(RDC)：总线许可信号来自各设备构 成的环中的上一个设备，占用总线的设备就是总线的 控制器，每个设备的优先权取决于它与裁决器的距离
2018/11/22 33
微机总线主要性能参数
名称
工作频率 总线宽度 传送速率 总线引脚 数/信号线 适用机型
PC-XT
4MHz 8位 4MB/S 62 8086
ISA
8MHz 16位 8MB/S 62+36
EISA
8.33MHz 32位 33MB/S
VESA
66MHz 32位 266MB/S
PCI
–设备无关性（即插即用）：通过将I/O设备分类，使同性 能的设备组织成为一类。目前主要分为以下两类：
• A.面向字符设备（Character-Oriented Device):如Keyboard、 Printer • B.面向数据的设备（Block-Oriented Device)：Disk、Scanner
2018/11/22
31
Pentium微处理器
微处理器总线
处理器总线-PCI桥接器 Cache控制、主存控制
Cache
主存储器
局部总线
SCSI 控制器
PCI-ISA 桥接器
IDE 控制器
PCI-EISA 桥接器
图形 加速器
PCI-PCI 桥接器
Ethernet 控制器
PCMCIA 控制器
高速I/O
2018/11/22
10
三、输入输出系统的基本方式
•发展三个阶段对应三种控制方式
•程序控制
•CPU直接控制I/O操作 •浪费CPU资源，速度慢
•分类：可编程和中断驱动I/O方式两种
2018/11/22
11
2018/11/22
12
•DMA
•内存—外设有直接通路， CPU 挪用一个存储周 期启动DMA •与CPU并行工作，提高速度和效率 •外设管理、 DAM 启动、数据准备、操作完毕后 的处理也由CPU完成 •中断方式和DMA结合
2018/11/22
2
第3章 通道处理机
• • • • 输入输出系统原理 总线设计 通道处理机 外围处理机
2018/11/22
3
3.1 输入输出系统原理
• 输入输出系统概述 • 输入输出系统的特点 • 输入输出系统的基本方式
2018/11/22
4
一、输入输出系统概述
•定义：I/O 设备、设备控制器及输入输出操作有关的 软硬件
同步脉冲（时标）
图3.8 同步通讯示意图
2018/11/22 25
• 异步通讯：建立在应答式或互锁机制基础 上的通讯方式。根据应答信号是否互锁， 分为三种通讯类型：
–非互锁通讯：应答信号的建立和撤消互相没 有依赖关系 –半互锁通讯：请求信号的撤消依赖回答信号 的建立 –全互锁通讯：应答信号的建立与撤消存在着 完全的依赖关系
•第1章 •第2章 •第3章 •第4章 •第5章 •第6章 •第7章
计算机系统设计基础 数据表示与指令系统性能分析 通道处理机 流水技术和向量处理 阵列计算机 多处理机系统 其它计算机结构
2018/11/22
1
本章学习要求
• 掌握I/O系统的原理、三个发展阶段 • 重点掌握通道的工作原理和流量计算 • 了解I/O处理机的有关概念
• 集中式控制：总线控制逻辑基本上放在一起
– 串行链接方式 – 定时查询方式 – 独立请求方式
• 分布式控制：总线控制逻辑分散于连到总线的 各个部件中
2018/11/22
19
• 串行链接方式
–工作过程：
• 提出总线请求BR • 查询：BS=1，总线忙，等待；BS=0，闲，分配 • 分配，发出BG，逐级向后传送
•I/O处理机：通道方式、外围处理机方式
2018/11/22
13
2018/11/22
14
• 通道方式：有通道指令和通道程序 –通道通过执行通道指令对外部设备进行控制 –通过链接标志将多条通道指令构成通道程序存 放在主存相应的缓冲区中，可由通道执行，并 可与CPU的程序并行 –通道可代替CPU对多个设备信息传输进行分时管 理，并在主存和外设交换信息的过程中实现字 与字节之间的装配和拆卸 –进行状态报告、分析和处理 –通道指令功能较简单，使用面窄，通道程序在 主存中，通道内部只有用于数据缓冲的小容量 存储器，还不是独立的处理机 • 外围处理机：独立性、通用性和功能性较强的处理 机
先来先服务算法：总线的请求按次序裁决，各设 备获得总线使用权的机会均等，但这种算法较 难实现
2018/11/22 24
三、总线通讯技术
• 同步：由定时定宽的同步脉冲同步进行 通讯
– 适用于总线长度较短、各功能模块存取时间 比较接近的情况
信号线 源 部 同步线 件 1 1 1 0 1 目 标 部 件
系统总线
软盘 键盘 串口 基础I/O
2018/11/22
并口
游戏 声频 扩槽 扩槽 扩槽 通信总线
Pentium微处理器总线层次结构图
32
微型计算机常用总线与接口
• • • • • PCI(Peripheral Component Interconnect) VESA(Video Electronics Standard Association) ISA(Industry Standard Architecture) EISA(Extended ISA) PCMCIA(Personal Computer Memory Card International Association) • IDE/EIDE(Integrated Device Electronics) • SCSI(Small Computer System Interface)
2018/11/22 15
2018/11/22
16
3.2 总线设计
• • • • 总线分类 总线控制方式 总线通信技术 Pentium微处理器的总线系统
2018/11/22
17
一、总线类型
• 按信息传送方向分：单向、双向（半、全） • 按用法分：专用、非专用
– 专用总线：只连接一对物理部件的总线
2018/11/22 35
• 类型2:PCI总线（Peripheral Component
Interconnect)
– 原理：和VL-Bus一样也是一种局部总线设计。 • 主要特点 –采用猝发传输方式（Cache的填入或写回） –速度较高：33MHz/66MHz工作频率，数据传送速度可达 133MB/S和266MB/S。 –可扩展：32位/64位。 –隐含式裁决：支持多种处理器及将来发展的新处理器，在 更换新处理器产品时，只需更换新的桥接组件即可。 –多总线共存：通过HOST-PCI桥接组件，使CPU总线和PCI总 线桥接，通过PCI-ISA桥接组件，使PCI总线和系统总线桥 接。让一个系统中有多种总线共存。
–选择算法简单、控制总线少、部件增加容易、逻辑简单 –对“总线争用”线及其有关电路的失效很敏感、灵活性差， 增加、删除和移动部件受限制，用于小型微型计算机
2018/11/22
20
• 定时查询方式：通过计数复合，比较计数值与当前 设备号
–相等，且有BR，则将BS 置1 –相等，但无BR，则向后传递BG –不相等，向后传递BG –可靠性高、灵活性好 –实现难易一般，线数较多 –用于中小型计算机
ISA扩展槽 ISA扩展槽
1394 USB
ISA扩展槽 ISA扩展槽
软驱
CD-ROM
系统总线
30
ห้องสมุดไป่ตู้entium微处器总线层次结构
• 第一层：微处理器总线（或称Host Bus） • 第二层：局部总线（如PCI、AGP等） • 第三层：系统总线（如ISA、EISA、 PC104等） • 第四层：通信总线（如USB、RS232等）
2018/11/22
6
二、输入输出系统的主要特点
• 异步性:I/O处理机和CPU之间以各自的速度执行,相 互之间仅在必要时进行同步,而在两个同步点的时 间段内,各自可以并行运行。 • 实时性：在I/O设备提出中断、DMA等请求时，CPU 要及时响应，完成必要的I/O操作或控制。例如： Keyboard、Printer、Mouse、定时器等 • 与设备无关性：通过制定统一的接口标准(物理接 口、软件接口)，使得应用程序依据这一接口可以 访问或支持各种I/O设备
2018/11/22
7
2018/11/22
8
• 即插即用（PNP）概念： – 各种I/O设备都可能通过统一的接口与计算机系 统连接，中断、I/O端口地址、DMA通道号等由 系统自动识别并赋值，无需应用人员进行配置 – Ex., 对于由Windows操作系统已经认定的标准设 备，其驱动程序无需由操作人员安装，而直接由 Windows操作系统自动安装。 – 对于新安装的设备，即使Windows无法识别，也 会主动提示系统。