简易公用电话计时器
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
电子技术课程设计
—简易公用电话计时器
简易公用电话计时器
一、设计任务与要求
简易公用电话计时器是一种用数字显示的计时装置,具体要求如下:
1.每一秒钟计时一次。
2.具有手动复位功能。
3.每一分钟报警一次。
要求完成的任务如下:
1.画出整体电路图,选用大规模可编程逻辑器件ISP或FPGA实现。
2.用设计软件对可编程器件进行设计输入、设计仿真和器件编程,使器件具有所规定的逻辑功能。
3. 安装调试所设计的电路,使之达到技术指标要求。
4.分析实验结果。
二、总体框图
1.简易公用电话计时器总体框图如下所示:
图1.简易公用电话计时器总体框图
2.设计思路及模块功能
实验任务的第一步是要提供一个标准时间,即提供一个周期为一秒的方波信号。由于最大计时为59分59秒,因此设计需要四位计数电路,即秒个位、秒十位、分个位、分十位。计数之后进行译码显示。同时在一分钟的时候给报警电
路一个脉冲信号,从而达到报警的目的。另外还需要手动复位开关。
(1)秒脉冲发生器
本实验选用555计时器组成多谐振荡器发出的脉冲经过串联的两个十进制计数器组成的分频器,从而获得1HZ的秒脉冲。电路图如下图所示:
图2.秒脉冲发生器
(2)分频器
由两个74LS160组成一个100进制计数器,与多频振荡器连接,将100HZ 脉冲分频至1HZ。
(3)译码显示
秒个位、秒分位、分个位、分十位分别位10、6、10、6进制计数器。秒、分个位均为十进制,即显示0~9.秒、分十位为6进制计数器,显示0~5、(4)手动复位
(5)报警装置
三、选择器件
74LS160十进制加法计数器6个
555555计时器1个
74LS20双四输入与非门1个
74LS043极管非门1个
电阻50K欧1个
电阻100K欧滑动变阻器1个
开关单刀单掷开关1个
DCD-HEX LED显示屏4个
表1 器件列表
下面简略介绍下这些器件:
1)74LS160的应用
它是同步十进制加法记数器,当LOAD端输入底电平时处于预置数状态,D0、D1、D2、D3的数据将会在CP上升沿到达时被置入Q0、Q1、Q2、Q3中,它的预置数是同步的。右图是74LS160的引脚分配图,图中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RC为异步置零端,Q0-Q3位数据输出端,EP 和ET为工作状态控制端。
图(3-A)74LS160的逻辑符号图(3-B)逻辑框图
图 4 74LS160的内部结构图
图(5)为74LS160的内部原理图。当RC=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时,电路工作在预置数状态。这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。当RC=LD=EP=ET=1时,电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。
CP EP ET 工作状态
X 0 X X X 置零
1 0 X X 预置数
X 1 1 0 1 保持
X 1 1 X 0 保持(但 C=0 )
1 1 1 1 计数
表 2 四位同步二进制计数器74LS160的功能表由其功能表可得,当置数端为0时,输出全为0。预置数端为0,当脉冲到达时,计数器置数;当置数和预置数端都为1,且EP=ET=1时,计数器进行加法计数;当EP=0,EP=1时,输出不变,且RCO=0;当ET=1时,各输出及RCO都保持不变。
2) 555定时器应用
国产双极型定时器CB555电路结构图。它是由比较器C1和C2,基本RS触发器和集电极开路的放电三极管T D三部分组成。
V H是比较器C1的输入端,v12是比较器C2的输入端。C1和C2的参考电压V R1和V R2由V CC经三个五千欧电阻分压给出。在控制电压输入端V CO悬空时,V R1=2/3V CC,V R2=1/3V CC。如果V CO外接固定电压,则V R1=V CO,V R2=1/2V CO.
R D是置零输入端。只要在R D端加上低电平,输出端v0便立即被置成低电平,不受其他输入端状态的影响。正常工作时必须使R D处于高电平。图中的数码1—8为器件引脚的编号。
图5 555定时器逻辑符号
555定时器是一种中规模集成电路,只要在外部配上适当阻容元件,就可以方便地构成脉冲产生和整形电路。
图 6 555定时器内部结构图
(A)电路组成
555集成定时器由五个部分组成。
1、基本RS 触发器:由两个“与非”门组成
2、比较器:C1、C2是两个电压比较器
3、分压器:阻值均为5千欧的电阻串联起来构成分压器,为比较器C1和C2提供参考电压。
4、晶体管开卷和输出缓冲器:晶体管VT 构成开关,其状态受Q 端控制。输出缓冲器就是接在输出端的反相器G3,其作用是提高定时器的带负载能力和隔离负载对定时器的影响。
(B) 基本功能
当0=R 时,1=Q ,输出电压OL o V V =为低电平,VT 饱和导通。
当1=R 时,CC TH V V 32>时,CC TR V V 3
1
>时,C1输出低电平,C2输出高电平,
1=Q ,Q =0,OL o V v =,D T 饱和导通。
当1=R 、CC TH V V 32<、CC TR V V 31
>时,C1、C2输出均为高电平,基本RS
触发器保持原来状态不变,因此o v 、VT 也保持原来状态不变。
当1=R 、CC TH V V 32<、CC TR V V 31
<时,C1输出高电平,C2输出低电平,
0=Q ,Q =1,OH o V v =,VT 截止。