逻辑门电路使用中的几个实际问题(精)

逻辑门电路使用中的几个实际问题
以上讨论了几种逻辑门电路特别是重点地讨论了 TTL和CMOS两种电路。

在具体的应用中可以根据要求来选用何种器件。

器件的主要技术参数有传输延迟时间、功耗、噪声容限，带负载能力
等，据此可以正确地选用一种器件或两种器件混用。

下面对几个实际问题，如不同门电路之间的接口技术，门电路与负载之间的匹配等进行讨论。

一、各种门电路之间的接口问题
在数字电路或系统的设计中，往往由于工作速度或者功耗指标的要求，需要采用多种逻辑器件混合使用，例如，TTL和CMOS两种器件都要使用。

由前面几节的讨论已知，每种器件的电压和电流参数各不相同，因而需要采用接口电路，一般需要考虑下面三个条件：
1.驱动器件必须能对负载器件提供灌电流最大值。

2.驱动器件必须对负载器件提供足够大的拉电流。

3.驱动器件的输出电压必须处在负载器件所要求的输入电压范围
，包括高。

低电压值。

其中条件１和２，属于门电路的扇出数问题，已在第四节作过详细的分析。

条件３属于电压兼容性的问题。

其余如噪声容限、输入和输出电容以及开关速度等参数在某些设计中也必须予以考
虑。

下面分别就CMOS门驱动TTL 门或者相反的两种情况的接口问题进行分析。

1.CMOS门驱动TTL门
在这种情况下，只要两者的电压参数兼容，不需另加接口电路，仅按电流大小计算出扇出数即可。

下图表示CMOS门驱动TTL门的简单电路。

当CMOS门的输出为高电平时，它为TTL负载提供拉电流，反之则提供灌电流。

例2.9.1——74HC00与非门电路用来驱动一个基本的TTL反相器和六个74LS门电路。

试验算此时的CMOS门电路是否过载？
解：
（1）查相关手册得接口参数如下：一个基本的TTL门电路，IIL＝1.6mA，六个74LS门的输入电流IIL＝6×0.4mA＝2.4mA。

总的输入电流IIL(total＝1.6mA＋2.4mA＝4mA。

（2）因74HC00门电路的IOL＝IIL＝4mA，所驱动的TTL门电路未过载。

2. TTL门驱动CMOS门
此时TTL为驱动器件，CMOS为负载器件。

由手册可知，当TTL输入为低电平时，它的输出电压参数与CMOS HC的输入电压参数是不兼容的。

例如，LSTTL的VOH(min为2.7V，而HC CMOS的VIH(min为3.5V。

为了克服这一矛盾，常采用如上图所示的接口措施。

由图可知，用上拉电阻Rp接到VDD可将TTL的输出高电平电压升到约5V，上拉电阻的值取决于负载器件的数目以及TTL和CMOS的电流参数。

当TTL驱动CMOS——HCT时，由于电压参数兼容，不需另加接口电路。

基于这一情况，在数字电路设计中，也常用CMOS——HCT当作接口器件，以免除上拉电阻。

一、Q：由TTL和CMOS个组成的相似门电路，（如与非门，输入端皆由一条高电平和
一条51欧电阻接地，输出结果有何不同？为什么？）
A：功耗
TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。

速度
通常以为TTL门的速度高于“CMOS门电路。

影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。

电阻数值越大，工作速度越低。

管子的开关时间越长，门的工作速度越低。

门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。

将tpd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越好（一般约为几十皮（10-12）焦耳）。

与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。

CL是主要影响器件工作速度的原因。

由CL所决定的影响CMOS门的传输延时约为几十纳秒。

二、Q：TTL元件和CMOS元件的区别是什么？
A：1）电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。

同是5伏供电的话，ttl一般是 1.7V和 3.5V的样子，CMOS一般是 2.2V,2.9V的样子，不准确，仅供参考。

2）电流驱动能力不一样，ttl一般提供25毫安的驱动能力，而CMOS一般在10毫安左右。

3）需要的电流输入大小也不一样，一般ttl需要2.5毫安左右，CMOS几乎不需要电流输入。

4）很多器件都是兼容ttl和CMOS的，datasheet会有说明。

如果不考虑速度和性能，一般器
件可以互换。

但是需要注意有时候负载效应可能引起电路工作不正常，因为有些ttl电路需要下一级的输入阻抗作为负载才能正常工作。

三、Q：TTL和CMOS有什么区别？
A：谈谈TTL和CMOS电平(转贴TTL——Transistor-Transistor Logic HTTL——High-speed TTL LTTL——Low-power TTL STTL——Schottky TTL LSTTL——Low-power Schottky TTL ASTTL——Advanced Schottky TTL ALSTTL——Advanced Low-power Schottky TTL FAST(F——Fairchild Advanced schottky TTL CMOS——Complementary metal-oxide-semiconductor HC/HCT——High-speed CMOS Logic(HCT与TTL电平兼容AC/ACT——Advanced CMOS Logic(ACT与TTL电平兼容（亦称ACL）AHC/AHCT——Advanced High-speed CMOS Logic(AHCT与TTL电平兼容FCT——FACT扩展系列，与TTL电平兼容FACT——Fairchild Advanced CMOS Technology
1.TTL电平：
输出高电平>2.4V,输出低电平<0.4V。

在室温下，一般输出高电平是 3.5V，输出低电平是0.2V。

最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

2.CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3.电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。

哈哈
4.OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。

否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。

5.TTL和CMOS电路比较：1）TTL电路是电流控制器件，而cmos电路是电压控制器件。

2）TTL电路的速度快，传输延迟时间短(5-10ns，但是功耗大。

CMOS电路的速度慢，传输延迟时间长(25-50ns，但功耗低。

CMOS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。

3）CMOS电路的锁定效应：
CMOS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。

这种效应就是锁定效应。

当产生锁定效应时，CMOS的内部电流能达到40mA以上，很容易烧毁芯片。

防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过规定电压。

2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。

3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。

4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启CMOS电路的电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭CMOS电路的电源。

6.CMOS电路的使用注意事项
1）CMOS电路时电压控制器件，它的输入阻抗很大，对干扰信号的捕捉能力很强。

所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。

2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。

3）当接长信号传输线时，在CMOS电路端接匹配电阻。

4）当输入端接大电容时，应该在输入端和电容间接保护电阻。

电阻值为R=V0/1mA.V0是外界电容上的电压。

5）CMOS的输入电流超过1mA，就有可能烧坏CMOS。

7.TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。

因为这时可以看作是输入端接一个无穷大的电阻。

2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。

因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。

这个一定要注意。

CMOS门电路就不用考虑这些了。

8.TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。

OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。

而这个就是漏电流。

开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。

它可以吸收很大的电流，但是不能向外输出的电流。

所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。

OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。

9.什么叫做图腾柱，它与开漏电路有什么区别？
TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。

因为TTL 就是一个三级管，图腾柱也就是两个三级管推挽相连。

所以推挽就是图腾。

一般图腾式输出，高电平400UA，低电平8MA。

四、TTL与CMOS
TTL电路：晶体管逻辑电路。

特点：速度快，扇出大，成本低。

CMOS电路：由PMOS管和NMOS管构成的互补MOS管构成的门电路。

特点：功耗低，抗干扰能力强，开关速度快。

（A） TTL到CMOS的连接。

用TTL电路去驱动CMOS电路时，由于CMOS电路是电压驱动器件，所需电流小，因此电流驱动能力不会有问题，主要是电压驱动能力问题，TT L电路输出高电平的最小值为2．4V，而CMOS电路的输入高电平一般高于3．5V，这就使二者的逻辑电平不能兼容。

为此在TTL的输出端与电源之间接一个电阻R（上拉电阻）可将TTL的电平提高到3．5V以上。

（B） CMOS到TTL的连接。

CMOS电路输出逻辑电平与TTL电路的输入电平可以兼容，但CMOS电路的驱动电流较小，不能够直接驱动TTL电路。

为此可采用CMOS／TTL专用接口电路，如CMOS缓冲器CC4049等，经缓冲器之后的高电平输出电流能满足TTL电路的要求，低电平输出电流可达4mA。

实现CMOS电路与TTL电路的连接。

需说明的时，CMOS与TTL电路的接口电路形式多种多样，实用中应根据具体情况进行选择。

实验2.10 TTL电路与CMOS电路的互连
一、实验目的
1. 熟悉 TTL 和 CMOS 的逻辑电平。

2. 掌握两种集成电路之间的互连方法。

二、实验原理
1. 互连原则
常见 TTL 和 CMOS 门电路的输入、输出特性参数如表 2.10.1 所示，不管是 TTL 驱动 CMOS，还是 CMOS 驱动 TTL，必须满足表 2.10.2 所要求的条件。

2．TTL 驱动 CMOS
设 TTL 电路的电源电压为ＶCC，CMOS 电路的工作电压为ＶDD 。

下面分两种情况讨论。

(1 ＶCC=ＶDD=5V 的情况
TTL 电路的输出电流可以驱动多个 CMOS 门，TTL 的Ｖ
OL=0.4V，而 CMOS 的ＶIL=0.1V，故低电平满足要求；而 TTL 的输出高电平ＶOH 为 2.4V，CMOS 要求的输入高电平ＶIH 为3.5V，不满足要求。

所以需要在 TTL 的输出端接一个上拉电阻R，如图 2.10.1 所示，R 一般选3.3kΩ~4.7kΩ。

另外一种选择是利用 54/74HCT 系列集成电路，它的输入为TTL 电平，输出为 CMOS 逻辑电平。

而且它的功耗与 CMOS 电路相当，而驱动能力又与 TTL 门电路相当。

(2ＶDD>>ＶCC 的情况
例如 CMOS 的电源电压ＶDD=10V，TTL 的ＶCC=5V 就是这种情况。

这时，就不能采用上拉电阻的方法解决它们之间的连接。

通常 TTL 电路采用集电极开路门 (OC，就可以用
TTL 驱动 CMOS 电路，一般 OC 门输出三极管的耐压可达 30V 以上，图 2.10.2 是这种连接的示意图。

另外的一种解决方案是使用
带电平偏移的CMOS 集成门电路实现电平转换。

例如 CC40109 就是这种类型的CMOS 门电路，它有两个电源输入端ＶCC和ＶDD 。

3. CMOS 驱动 TTL
(1 CC4000 系列驱动 TTL 电路
当ＶCC=ＶDD=5V 时，CC4000 系列的输出逻辑电平满足要求，但输出电流只能驱动一个 74LS TTL 门，当驱动 74TTL
(T1000 时，通常需要将几个 CMOS 门并联使用，或者是在 CMOS 电路的输出端增加一级 CMOS 驱动器。

例如 CC4010 的ＩOL为3.2mA，而 CC40107 的负载能力ＩOL可达 16mA。

也可以在CMOS 门后面接三极管，驱动 TTL 门。

该方法适合于ＶCC=ＶDD，或ＶDD >>ＶCC的情况。

(2 74HC 系列 CMOS 门驱动 TTL
在ＶCC=ＶDD = 5V 这种情况下，CMOS 门电路可以直接驱动 TTL 门电路。

但注意它的输出电流能驱动 10 个 74LS TTL门或2 个 74TTL 门。

需要指出的是，随着工艺的发展，某些公司生产的 74HC 类 CMOS 电路的驱动能力已经与 74LS TTL 相当。

要进一步增加 74HC 类 CMOS 门的驱动能力，或者解决ＶDD >>ＶCC 情况下的驱动问题，最好在 CMOS 于 TTL 门之间接一个三极管。

三、实验内容及步骤
1．TTL 驱动CMOS 门电路
按照图 2.10.3 连接电路，74LS01 是四 2输入与非门 (输出级为 OC 门，它的引脚排列如图 2.10.4 所示。

CD4069 是 CMOS 6 非门，它的管脚排列与 74LS04 相同。

注意 CD4069 接入电路后，剩余的输入端需要保护。

例如只使用 1 和 2 脚之间的反向器，则需将 3、5、9、11、13 引脚连到一起，再接地 (或逻辑低电平。

接通电源，改变输入逻辑电平，用万用表测量 C、D、E 点对地电压，将测量结果填入表 2.10.3。

2．CMOS 驱动 TTL
按图 2.10.5 连接电路，在输入端加上 100kHz 的脉冲信号，用示波器观察Ｖ1，Ｖ2、Ｖ3各点的波形。

3．设计与验证
如图 2.10.6，在 CMOS 反相器 CD4069 后接一个三极管，虚线部分先不要和三极管的输出连接，在输入端加上 100kHz 的脉冲信号，用示波器观察Ｖ1、Ｖ2、Ｖ3 和Ｖ4 各点的波形。

要求能带10 个 TTL 负载门 (即扇出系数为 10 。

虚线部分和三极管的输出连接，用电阻R 和电位器模拟 10 个TTL 负载，三极管 T 的型号为 3DK2，它的β>20。

加速电容 C = 100pF。

设计电阻R1、R2，R3 的数值，并通过实验验证是否满足要求。

四、实验仪器与器件
1. 数字电路实验箱 1个
2. 双踪示波器 1台
3. 万用表 1只
4. TTL 与非门 74LS00 1片
CMOS 与非门 CD4069 1片
集电极开路与非门 74LS01 1片
5. 三极管 3DK2 1个
6. 电阻、电容若干
五、实验报告要求
1. 画出实验的逻辑电路。

2. 整理实验表格。

3. 总结 TTL 与 CMOS 互连的方法。