习题数字集成电路设计习题

习题数字集成电路设计习题

————————————————————————————————作者：————————————————————————————————日期：

习题3

三、写出下面Verilog程序的执行结果

1、下面程序执行完后，写出A,B,C,D,clk的结果

module adder_1(A,B,C,D,clk);

input clk;

input[7:0] A, B ;

output[7:0] C , D ;

reg[7:0] C, D ;

initial

begin

A=8`b00001111

B=8`b10000000

clk=1

end

always@(clk)

begin

C=A+B;

If (A+B>255) D[3]=1`b1;

else D[3]=0;

end

endmodule

2、下面程序执行完后，写出count的结果

module counter(tempreg, count);

input tempreg;

output count;

reg [7: 0] tempreg;

reg [3: 0] count;

initial

begin

count = 0;

tempreg=8`b0111010

end

while (tempreg)

begin

if (tempreg[ 0]) count = count + 1;

tempreg = tempreg >> 1;

end

endmodule

3、下面程序执行完后，写出factorial的结果

module try_factorial;

function automatic integer factorial;

input [31:0] operand;

integer i;

if (operand>=2)

factorial=factorial(operand-1)*operand; else

factorial=1;

endfunction

integer result;

integer n;

initial

begin

for(n=0;n<=7;n=n+1)

begin

result=factorial(n);

$display("%0d factorial=%0d",n,result);

end

end

endmodule

4、下面程序执行完后，写出out1/out2的结果

module check(A, clk, out1, out2);

input A[0:7], clk;

output out1, out2;

initial

begin

clk=1`b1;

A=8`b00111010;

end

always@(clk)

begin

out1=|A

out2=A[0];

end

endmodule

5、下面程序执行完后，写出A、B、C的结果

module con (A,B,C);

reg[0:7] A, B;

reg C;

initial

begin

#9; $stop;

end

initial A=0;B=0;

always

begin

#1 A=A+1;

#1 B[0:3]=~A[4:7];

#1 C=&A[6:7];

end

endmodule

6、下面程序执行完后，写出XBC的结果

module functioncall (XBC, datain);

function [0:2] countones;

integer k;

begin

counones=0;

for (k=0; k<=5, k=k+1)

if (A[k])

countones=countones+1;

end

endfunction

output XBC;

input [0:5] datain;

initial

datain=8`b00101100

assign XBC=countones(datain)>2;

endmodule

7、下面程序执行完后，写出结果

module tasks;

task add;

input a , b;

output c;

reg R;

begin R=1;

if(a==b)

c=1&R;

else

c=0;

endtask

initial

begin

reg p;

add(1, 0, p);

$display(“p=%b”, p);

end

endmodule

8、下面程序执行完后，写出结果

module syntask (Bytein, Byteout);

input [3:0] Bytein;

output [3:0];

task reverseByte;

input [3:0] A;

output [3:0] B;

integer J;

begin

for (J=3, J>=0, J=J-1)

B[J]=A[3-J];

end

endtask

initial

Bytein=4`b1110

reverseByte (Bytein, Byteout)

$display(“Byteout=%b”, Byteout);

end

endmodule

9、在下题中循环执行完后，V、W的值是多少？

reg [3:0] A;

reg V, W;

integer k;

…

A=4`b1010;

V=4`b0110

for(k=2; k>=0; k=k-1)

begin

V=V^A[k];

W=A[k] ^A[K+1];

End

10、在下题中initial块执行完后I, J, A, B的值会是多少

reg [2:0] A;

reg [3:0] B;

integer I, J;

initial

begin

I=0;

A=0;

I=I-1;

J=I;

A=A-1;

B=A;

J=J+1;

B=B+1;

end

标准答案：I=-1, J=0, A=7, B=8

11、在下题中initial块执行完后A, B的值会是多少

module ini;

reg [0:7] A, B;

initial

A=8`b01011010

B={A[0:3] | A[4:7], 4`b0000}; end

endmodule