CMOS集成电路设计基础-数字集成电路基础
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(2) 当UG=“1”(UDD)时， NMOS管导通(开关合上)， 此时视Ui的大小 分两种情况： ① Ui<UG-UTH(UTH为NMOS管阈值电压)， 输入端呈开启状态， 设Uo初始值为零， 则Ui刚加上时， 输出端 也呈开启状态， NMOS管导通， 沟道电流对负载电容充电， 直至 Uo=Ui。
Uo /(UG －UTH) UG Ui Uo CL Ui 0 1 UG 0 1 1
Uo 0 (理 想 0 ) 1 (非 理 想 1 )
1 0 1
UG －UTH
Ui / (UG －UTH) (c)
(a )
(b )
(a) 电路； (b) 等效开关； (c) 传输特性
(1) 当UG=“0”(接地)时， NMOS管截止(开关断开)， 输出Uo=0。
(2) 当UG=“0”(接地， 低电平)时， PMOS管导通， 视Ui的大小不同，
② Ui=“0”(低电平)时， 输入端沟道被夹断， 此时要维持沟道导通，
“阈值损失”， 即
Uo=|UTHP|
UG Ui UD D Uo
UG ＝“1” Ui 0 0 0 1 (b ) 1 0 Uo ＝0 (非理想0 ) 实际比零高 UTHP | | (理想 1 )
② Ui>UG-UTH， 输入端沟道被夹断， 此时若Uo初始值小于(UG-UTH)， 但随着Uo上升， 沟道电流逐渐减小， 当Uo升至(UG-UTH)时， 输出 端沟道也被夹断， 导致NMOS管截止， 从而使输出电压Uo维持在 (UG-UTH)不变。 若此时Ui=UG=UDD， 则输出电压Uo为
则输出端沟道存在， NMOS管导通， 沟道电流对CL充电， Uo上升。
测量门的延时可以用环型振荡器电路（一般至少五级反相器）实际 电路的最高工作频率比环振测得的低50-100倍
延时的定义
环型振荡器
（7）逻辑门的功耗
瞬时功耗: p(t) =v(t)i(t) =Vsupplyi(t) 峰值功耗: Ppeak =Vsupplyipeak
1 平均功耗: P ave T
噪声来源： （1）串扰（2）电源与地线噪声（3）干扰（4）失调 应当区分： （1）固定噪声源（2）比例噪声源 浮空节点比由低阻抗电压源驱动的节点更易受干扰 设计时总的噪声容限分配给所预见的噪声源
高电平噪声容限
低电平噪声容限
最低输入高电平（VIHmin） 最低输出高电平（VOHmin） 最高输入低电平（VILmax） 最高输出低电平（VOLmax） 高电平噪声容限(NMH) ＝ VOHmin － VIHmin 低电平噪声容限(NML) ＝ VILmax － VOLmax
(a )
(a) 电路； (b) 等效开关
当开关控制电压(UG)使MOS管导通时， NMOS、 PMOS传输信号均 存在阈值损失， 只不过NMOS发生在传输高电平时， 而PMOS发生 在传输低电平时。 下图给出了阈值损失的波形示意图。
UG Ui NMOS Uo PMOS Uo 0 UDD 0 (UDD－UTH ) UDD 0 |UTHP | (UDD－UTH ) UDD UDD
传播延时与功耗的关系：功耗延时积、能量延时积
一阶RC电路的延时
tp =ln (2) τ =0.69 RC 这一模型可以用来模拟反相器延时
一阶RC电路的能耗
E0 1
T
P (t )dt Vdd isupply(t )dt Vdd
0 0
T
T
Vdd
2 C LdVout CL Vdd 0
CMOS集成电路设计基础 －数字集成电路基础
对逻辑门的基本要求
1）鲁棒性（用静态或稳态行为来表示）
静态特性常常用电压传输特性（VTC）来表示即输出与输入的关 系），传输特性上具有一些重要的特征点。 逻辑门的功能会因制造过程的差异而偏离设计的期望值。
（2）噪声容限：芯片内外的噪声会使电路的响应 偏离设计的期望值（电感、电容耦合，电源与地线 的噪声）。一个门对于噪声的敏感程度由噪声容限 表示。 可靠性―数字集成电路中的噪声
功率延时积
t
tT
V supply tT p(t)dt i supply (t)dt t T
功率延时积（PDP） =E=每操作消耗的能量=Pav×tp
能量延时积 能量延时积（EDP） =门的品质（度量）因子= E×tp
功（热）耗对设计的要求： 功耗影响设计：封装、冷却、电源线尺寸、电源容量、集 成度 功耗影响电路的可行性、成本、可靠性。 峰值功耗（确定电源线尺寸）、平均功耗（确定冷却、对 电池要求） 动态功耗（翻转功耗）、静态功耗（漏电功耗）
源自文库
Uo=UG-UTH=Ui-UTH=UDD-UTH
PMOS单管开关
PMOS单管开关电路如图所示， 其衬底接UDD。 (1) 当UG=“１”(接UDD， 高电平)时， PMOS管截止， 开关断开， Uo=0。 也分两种情况： ① Ui=“1”(UDD)时， 输入端沟道开启导通， 电流给CL充电， Uo上 升， 输出端沟道也开启， 开关整个接通， 有Uo=Ui=“1” 则输出端沟道开启， 输出电压Uo必须比UG高一个PMOS管的阈值电 压|UTHP|。 因此， 当传输输入为0的信号时， 输出同样存在所谓的
Ecap
Pcap(t )dt
0
Vouticap(t )dt
0
T
Vdd
0
CLVoutdVout
1 2 CL Vdd 2
MOS开关及CMOS传输门
单管MOS开关 NMOS单管开关 NMOS单管开关电路如图所示， CL为负载电容， UG为栅电压， 设“1”表示UG=UDD， “0”表示UG=0(接地)。
理想逻辑门
Ri =∞ Ro =0
Fanout =∞
NMH = NML = VDD/2
（3）逻辑门的“单向性”：输出电平的变化不应出现在任何一个 输入上但实际情况在输出与输入之间总有反馈。（如密勒效应）
（4）逻辑门的扇出（Fan-out) 和逻辑门的扇入（Fan-in）
（5）逻辑门的面积与复杂性（集成度与速度） （6）动态性能（由动态或瞬态响应来决定） 上升时间、下降时间（tr ，tf ） 传播时间（tPHL ，tPLH ，tP） 一个门的传播时间与扇出和扇入数有关
Uo /(UG －UTH) UG Ui Uo CL Ui 0 1 UG 0 1 1
Uo 0 (理 想 0 ) 1 (非 理 想 1 )
1 0 1
UG －UTH
Ui / (UG －UTH) (c)
(a )
(b )
(a) 电路； (b) 等效开关； (c) 传输特性
(1) 当UG=“0”(接地)时， NMOS管截止(开关断开)， 输出Uo=0。
(2) 当UG=“0”(接地， 低电平)时， PMOS管导通， 视Ui的大小不同，
② Ui=“0”(低电平)时， 输入端沟道被夹断， 此时要维持沟道导通，
“阈值损失”， 即
Uo=|UTHP|
UG Ui UD D Uo
UG ＝“1” Ui 0 0 0 1 (b ) 1 0 Uo ＝0 (非理想0 ) 实际比零高 UTHP | | (理想 1 )
② Ui>UG-UTH， 输入端沟道被夹断， 此时若Uo初始值小于(UG-UTH)， 但随着Uo上升， 沟道电流逐渐减小， 当Uo升至(UG-UTH)时， 输出 端沟道也被夹断， 导致NMOS管截止， 从而使输出电压Uo维持在 (UG-UTH)不变。 若此时Ui=UG=UDD， 则输出电压Uo为
则输出端沟道存在， NMOS管导通， 沟道电流对CL充电， Uo上升。
测量门的延时可以用环型振荡器电路（一般至少五级反相器）实际 电路的最高工作频率比环振测得的低50-100倍
延时的定义
环型振荡器
（7）逻辑门的功耗
瞬时功耗: p(t) =v(t)i(t) =Vsupplyi(t) 峰值功耗: Ppeak =Vsupplyipeak
1 平均功耗: P ave T
噪声来源： （1）串扰（2）电源与地线噪声（3）干扰（4）失调 应当区分： （1）固定噪声源（2）比例噪声源 浮空节点比由低阻抗电压源驱动的节点更易受干扰 设计时总的噪声容限分配给所预见的噪声源
高电平噪声容限
低电平噪声容限
最低输入高电平（VIHmin） 最低输出高电平（VOHmin） 最高输入低电平（VILmax） 最高输出低电平（VOLmax） 高电平噪声容限(NMH) ＝ VOHmin － VIHmin 低电平噪声容限(NML) ＝ VILmax － VOLmax
(a )
(a) 电路； (b) 等效开关
当开关控制电压(UG)使MOS管导通时， NMOS、 PMOS传输信号均 存在阈值损失， 只不过NMOS发生在传输高电平时， 而PMOS发生 在传输低电平时。 下图给出了阈值损失的波形示意图。
UG Ui NMOS Uo PMOS Uo 0 UDD 0 (UDD－UTH ) UDD 0 |UTHP | (UDD－UTH ) UDD UDD
传播延时与功耗的关系：功耗延时积、能量延时积
一阶RC电路的延时
tp =ln (2) τ =0.69 RC 这一模型可以用来模拟反相器延时
一阶RC电路的能耗
E0 1
T
P (t )dt Vdd isupply(t )dt Vdd
0 0
T
T
Vdd
2 C LdVout CL Vdd 0
CMOS集成电路设计基础 －数字集成电路基础
对逻辑门的基本要求
1）鲁棒性（用静态或稳态行为来表示）
静态特性常常用电压传输特性（VTC）来表示即输出与输入的关 系），传输特性上具有一些重要的特征点。 逻辑门的功能会因制造过程的差异而偏离设计的期望值。
（2）噪声容限：芯片内外的噪声会使电路的响应 偏离设计的期望值（电感、电容耦合，电源与地线 的噪声）。一个门对于噪声的敏感程度由噪声容限 表示。 可靠性―数字集成电路中的噪声
功率延时积
t
tT
V supply tT p(t)dt i supply (t)dt t T
功率延时积（PDP） =E=每操作消耗的能量=Pav×tp
能量延时积 能量延时积（EDP） =门的品质（度量）因子= E×tp
功（热）耗对设计的要求： 功耗影响设计：封装、冷却、电源线尺寸、电源容量、集 成度 功耗影响电路的可行性、成本、可靠性。 峰值功耗（确定电源线尺寸）、平均功耗（确定冷却、对 电池要求） 动态功耗（翻转功耗）、静态功耗（漏电功耗）
源自文库
Uo=UG-UTH=Ui-UTH=UDD-UTH
PMOS单管开关
PMOS单管开关电路如图所示， 其衬底接UDD。 (1) 当UG=“１”(接UDD， 高电平)时， PMOS管截止， 开关断开， Uo=0。 也分两种情况： ① Ui=“1”(UDD)时， 输入端沟道开启导通， 电流给CL充电， Uo上 升， 输出端沟道也开启， 开关整个接通， 有Uo=Ui=“1” 则输出端沟道开启， 输出电压Uo必须比UG高一个PMOS管的阈值电 压|UTHP|。 因此， 当传输输入为0的信号时， 输出同样存在所谓的
Ecap
Pcap(t )dt
0
Vouticap(t )dt
0
T
Vdd
0
CLVoutdVout
1 2 CL Vdd 2
MOS开关及CMOS传输门
单管MOS开关 NMOS单管开关 NMOS单管开关电路如图所示， CL为负载电容， UG为栅电压， 设“1”表示UG=UDD， “0”表示UG=0(接地)。
理想逻辑门
Ri =∞ Ro =0
Fanout =∞
NMH = NML = VDD/2
（3）逻辑门的“单向性”：输出电平的变化不应出现在任何一个 输入上但实际情况在输出与输入之间总有反馈。（如密勒效应）
（4）逻辑门的扇出（Fan-out) 和逻辑门的扇入（Fan-in）
（5）逻辑门的面积与复杂性（集成度与速度） （6）动态性能（由动态或瞬态响应来决定） 上升时间、下降时间（tr ，tf ） 传播时间（tPHL ，tPLH ，tP） 一个门的传播时间与扇出和扇入数有关