微电子学基础

35%
半导体产业/GDP
0.7%
3%
From Chemming Hu, (U.C.Berkely)
➢诞生基于新原理的器件和电路
集成电路走向系统芯片
集成电路走向系统芯片
卫星 /电缆
解调/纠错
IBM CPU
SOC DRAM
传输 反向多路器
DRAM
DRAM
MPEG解码
声频
视频
接口
接口
STBP
SCI IEEE1284
➢器件尺寸将缩小倍，而电源电压则只变为原 来的/倍
参数 器件尺寸L, W, tox等
电源电压 掺杂浓度 阈值电压
电流 负载电容 电场强度 门延迟时间
功耗 功耗密度 功耗延迟积
栅电容 面积 集成密度
CE(恒场)律 1/ 1/ 1/ 1/ 1/ 1 1/ 1/2 1 1/3 1/2 2
CV(恒压)律 1/ 1 2 1
栅介质的限制
Tox
t多晶硅耗尽
+ t栅介质层
+ t量子效应
由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 0～.5nm 由量子效应引起的等效厚度: t量子效应 ～ 0.5nm
等效栅介质层的总厚度： Tox > 1nm + t栅介质层 限制：等效栅介质层的总厚度无法小于1nm
栅介质的限制
SiO2（＝3.9） SiO2/Si 界面
PCI Interface
VRAM
DSP
Processor Glue
Core
Glue Processor Core
Motion
Graphics MPEG
SCSI
MEMORY
Cache/SRAM or even DRAM
Encryption/ Decryption
•深亚微米、超深亚 微米级工艺
•基于IP复用 •主流CAD：软硬件协
微处理器的性能
100 G 10 G Giga
100 M 10 M
8080
8086
8028 6
8038 6
Peak
Advertised
Performance
(PAP)
Real Applied
Performance
(RAP)
41% Growth
Mega
Moore’s Law
8048 6 Pentium
Pentium II: 7,500,000 PowerPC620:6,900,000 i80486DPXPe:e1nn,t2tiu0iu0mm,0P:03r0o,3: 050,5,00m0006,08000P40oP:w1oe,w1r7eP0rCP,06C006010:24,:830,600,000,0000
➢CV律一般只适用于沟道长度大于1m的器件， 它不适用于沟道长度较短的器件。
准恒定电场等比例缩小规则，缩写为QCE 律
➢CE律和CV律的折中，世纪采用的最多
➢随着器件尺寸的进一步缩小，强电场、高功 耗以及功耗密度等引起的各种问题限制了按 CV律进一步缩小的规则，电源电压必须降低。 同时又为了不使阈值电压太低而影响电路的 性能，实际上电源电压降低的比例通常小于 器件尺寸的缩小比例
阈值电压不可能缩的太小 源 漏 耗 尽 区 宽 度 不 可 能 按
比例缩小 电 源 电 压 标 准 的 改 变 会 带
来很大的不便
恒定电压等比例缩小规律(简称CV律)
➢保持电源电压Vds和阈值电压Vth不变，对其它 参数进行等比例缩小
➢按CV律缩小后对电路性能的提高远不如CE律， 而且采用CV律会使沟道内的电场大大增强
1974年由Dennard 基本指导思想是：保持MOS器件
内部电场不变：恒定电场规律， 简称CE律
➢等比例缩小器件的纵向、横向尺寸， 以增加跨导和减少负载电容，提高 集成电路的性能
➢电源电压也要缩小相同的倍数
漏源电流方程：
W
Ids Cox s L
VGS VTH VDS VD2S
Cox
0 ox
1/ 1/2 3 1/ 1/2 2
QCE(准恒场)律 1/ / / 2/ 1/ 1/ 3/2 3 2/3 1/2 2
微电子技术的 三个发展方向
微电子技术的三个发展方向
硅微电子技术的三个主要发展方向
➢特征尺寸继续等比例缩小 ➢集成电路(IC)将发展成为系统芯片(SOC) ➢微电子技术与其它领域相结合将产生新
微电子器件的特征尺寸继续缩小
第三个关键技术
➢新型器件结构 ➢新型材料体系
✓高K介质 ✓金属栅电极 ✓低K介质 ✓SOI材料
栅介质的限制
传统的栅结构
硅化物 重掺杂多晶硅
SiO2
经验关系: LTox Xj1/3
年份 技术 等效栅氧化层厚度(nm)
对栅介质层的要求
1999 0.18 4—5
2001 0.15 2—3
可靠性
… ...
0.1m Sub 0.1m
➢2030年后，半导体加工技术走向成熟， 类似于现在汽车工业和航空工业的情况
稳定状态情况下的半导体增长率
1997
稳定状态（～2030）
CMOS 技术
0.25μm
0.035μm
年平均增长率
16%
7% (约为 GDP 增长率的 2 倍)
半导体产业/电子工业
17%
的产业和新的学科，例如MEMS、DNA 芯片等
微电子器件的特征尺寸继续缩小
第一个关键技术层次：微细加工
➢目前0.25m和0.18 m已开始进入大生产 ➢0.15 m和0.13 m大生产技术也已经完成开发，
具备大生产的条件
✓当然仍有许多开发与研究工作要做，例如IP模块 的开发，为EDA服务的器件模型模拟开发以及基 于上述加工工艺的产品开发等
特征尺寸（nm） 180 165 150 130 120 110 100 70 50 35
存贮器生产阶段
产品代
256M
512M
1G
2G
16G
MPU芯片功能数 （百万晶体管）
23.8
47.6
95.2
190 539 1523 4308
硅片直径(mm) 200 200 300 300 300 300 300 300 300 450
300
6
2103
2109
1K
1G
比率 140
3
60 3108
106
微处理器时钟频 率(Hz)
平均晶体管价格$
10
750K
1G
0.3
10-6
>103 107
按此比率下降，小汽车价格不到1美分
年份
半导体发展计划（SIA 1999年版）
1999 2000 2001 2002 2003 2004 2005 2008 2011 2014
2003 0.13 2—3
2006 0.10 1.5—2
2009 0.07 <1.5
2012 0.05 <1.0
超薄栅 氧化层
大量的 晶体管
栅介质的限制
G
S
D
直接隧穿的泄漏电流 栅氧化层的势垒
随着 tgate 的缩小，栅泄漏 电流呈指数性增长
tgate
栅氧化层厚度小于 3nm后
限制：tgate~ 3 to 2 nm
硅基集成电路 发展的基石
随着器件缩小 致亚50纳米
得以使微电 子产业高速 和持续发展
SiO2无法适应亚50纳米器件的要求
寻求介电常数大的高K材料来替代SiO2
SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术
SOI技术：优点
完全实现了介质隔离, 彻底消除了体硅 CMOS集成电路中的寄生闩锁效应
Tox
沟道长度 L<50纳米
? 电子输运的
渡越时间～ 碰撞时间
介观物理的 输运理论
n+ 源
漏 n+
L
p 型硅
NMOSFET
器件沟道区中的杂 质数仅为百的量级
? 杂质涨落
统计规律 新型栅结构
? 带间隧穿
反型层的 量子化效应
考虑量子化效应 的器件模型
电源电压1V时，栅介质层中电场 约为5MV/cm，硅中电场约1MV/cm
微电子技术发展的 规律及趋势
北京大学
Moore定律
Moore定律
1965年Intel公司的创始人之一 Gordon E. Moore预言集成电路产 业的发展规律
➢ 集成电路的集成度每三年 增长四倍，
➢ 特征尺寸每三年缩小 2 倍
Moore定律 1965，Gordon Moore 预测 半导体芯片上的晶体管数目每两年翻两番
GPIO ,etc
第二代 第三代 将来
System On A Chip
集成电路走向系统芯片
IC的速度很高、功耗很小，但由于 PCB板中的连线延时、噪声、可靠 性以及重量等因素的限制，已无法 满足性能日益提高的整机系统的要求
在需求牵引和技术 推动的双重作用下
分
集成
立
电路
元
件 系统芯片(SOICC)与集成
速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于
低压器件
SOI技术：缺点
SOI材料价格高 衬底浮置 表层硅膜质量及其界面质量
新一代小尺寸器件问题
栅介<1质纳层米Tox
? 隧穿效应
SiO2的性质
量子隧穿模型 高K介质
多晶硅
栅
栅介质层
PentiumPro
Kilo 1970
1980
1990
2000
2010
集成电路技术是近50年来发展最快的技术
年份 特征参数
设计规则m 电源电压 VDD(伏）
硅片直径尺寸 （mm） 集成度
DRAM密度（bit)
微电子技术的进步
1959 25 5
1970-1971 8 5
2000 0.18 1.5
5
30
➢在0.13-0.07um阶段，最关键的加工工艺—光 刻技术还是一个大问题，尚未解决
微电子器件的特征尺寸继续缩小
第二个关键技术：互连技术
➢铜互连已在0.25/0.18um技术代中使 用；但是在0.13um以后，铜互连与 低介电常数绝缘材料共同使用时的 可靠性问题还有待研究开发
互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）
在生产阶段
DRAM封装后单
位比特价（百万 15
7.6
3.8
1.9
0.24
分之一美分）
1999 Edition （ SIA美 EECA欧 EIAJ日 KSIA南朝鲜 TSIA台）
Moore定律 性能价格比
在过去的20年中，改进 了1,000,000倍
在今后的20年中，还将 改进1,000,000倍
电路(IC)的设计思想是 IICC设规计模不与越制来同造越的技大，术，水已它平可是的以微提在高一电，个子技 芯片上集术成1领08~域10的9个一晶体场管革命。
系统芯片
System On A Chip (简称SOC)
将整个系统集成在
一个微电子芯片上
六十年代的集成电路设计
•微米级工艺 •基于晶体管级互连 •主流CAD：图形编辑
10 G 1G
100 M 10 M 1M 100 K 10 K 1K 0.1 K 1970
存储器容量 60%/年 每三年，翻两番
1980
1990
2000 2010
Moore定律：芯片上的体管数目
微处理器性能 每三年翻两番
1.E+9
1.E+8 1.E+7 1.E+6 1.E +5 1.E+4
“Itanium”:15,950,000
tox
由于VDS、(VGS-VTH)、W、L、tox均缩小了倍， Cox增大了倍，因此，IDS缩小倍。门延迟时间 tpd为：
t
pd
VDS CL I DS
CL WLC ox
其中VDS、IDS、CL均缩小了倍，所以tpd也缩小 了倍。标志集成电路性能的功耗延迟积PWtpd 则缩小了3倍。
恒定电场定律的问题
i80386DX:275,000
m68030:273,000
i80286:134,000 m68020:190,000
m68000:68,000
i8086:28,000 M6800:
4,000 i8080:6,000
i4004:2,300
1.E+3
’70 ’74 ’78 ’82 ’86 ’90 ’94 ’98 ’2002
同设计
EISA Interface
SYSTEM-ON-A-CHIP
集成电路走向系统芯片
SOC是从整个系统的角度出发，把处理机制、 模型算法、芯片结构、各层次电路直至器件的 设计紧密结合起来，在单个芯片上完成整个系 统的功能
SOC必须采用从系统行为级开始自顶向下(TopDown)地设计
SOC的优势
➢ 嵌入式模拟电路的Core可以抑制噪声问题 ➢ 嵌入式CPU Core可以使设计者有更大的自由度 ➢ 降低功耗，不需要大量的输出缓冲器 ➢ 使DRAM和CPU之间的速度接近
很可能还将持续 40年
信息技术发展的三大规律
摩尔定律即电子定律：集成电路的集成 度每18个月翻一番；
超摩尔定律即光子定律：光纤传输的数 据总量每9个月翻一番；
迈特卡夫定律：网络的价值以联网设备 数的平方关系成正比
等比例缩小 (Scaling-down)定律
等比例缩小(Scaling-down)定律
Vd百度文库 A
B Out
八十年代的电子系统设计
PE
系统 L2
IO
MEM
Math
• PCB集成
Bus Controller
• 工艺无关
Graphics
集成电路芯片
•亚微米级工艺 •依赖工艺 •基于标准单元互连 •主流CAD:门阵列
标准单元
世纪之交的系统设计
I/O Interface
LAN Interface