数字电路第八章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）清零：令 （总清零端） =0，则Q3Q2Q1Q0=0000，清除原有数码。 CR （2）寄存数码：令 CR=1。在寄存器D3、D2、D1、D0输入端分别输入为1、0、1、 0。当CP脉冲（接收数码的控制端）的上升沿一到，寄存器的状态
Q3Q2Q1Q0=1010，只要使CR =1，CP=0，寄存器就处在保持状态。
表8-7 三位二进制同步加法计数器逻辑关系
2．工作过程 （1）计数器工作前应先清零，初始状态为000。 （2）当第1个CP 脉冲到来后，FF0的状态由0变为1。而CP 到来前，Q0、Q1均 为 0，所以，CP 到来后， FF２、FF1保持0态不变。计数器状态为 001。 （3）当第2个 CP 脉冲到来后，则FF0由1变为0。FF1状态翻转，由 0 变为 1。 而FF2仍保持0态不变。计数器状态为 010。 （4）当第3个 CP 脉冲到来后，只有FF0的状态由0变为1，FF1、FF2保持原态 不 变。计数器状态为011。 （5）当第4个计数脉冲到来后，三个触发器均翻转，计数状态为100。 （6）第5、6个计数脉冲到来后，触发器的状态，可自行分析。在第7个CP脉冲 到 来后，计数状态变为 111，如再送入一个 CP 脉冲，计数恢复为 000。
图8-12 74LS290的应用
8.2.3同步计数器
为提高计数速度，将计数脉冲送到每个触发器的时钟脉冲输入端CP处， 使各个触发器的状态变化与计数脉冲同步，这种方式的计数器称为同步计数器。 【三位二进制同步加法计数器】如图8-13所示。
图8-13 三位二进制同步加法计数器
1．分析逻辑关系
如表８-7 所示。
将右移寄存器和左移寄存器组合起来，并引入控制端便构成既可左移又可右 移的双向移位寄存器。
技能训练一 74LS194的逻辑功能测试
【训练目标】 1.学会识读74LS194引脚并能测试其逻辑功能。 2. 了解74LS194的应用方法 【训练材料】 面包板、集成四位双向移位寄存器74LS194一片，扳手开关若干，导线若干， 发光二极管4个。 【训练内容及步骤】 1. 74LS194引脚顺序及引脚功能识别 （1）找到集成块标识读出1～16引脚顺序。 集成电路CT74LS194是一块四位双向移位寄存器，如图8-4所示。
8.1寄存器
8.1.1 寄存器的功能、基本构成及常见类型
【寄存器的功能】 寄存器是一种非常重要的时序逻辑电路部件，它主要用来接收、 暂存、传递数码、指令等信息。 【寄存器的基本构成】 寄存器主要由触发器和一些控制门电路组成，一个触发器 能存放一位二进制数码，要存放N位二进制数码，就应有N个触发器。 【寄存器的常见类型】 寄存器按照功能的不同，可分为数码寄存器和移位寄存器。
第8章 时序逻辑电路
第8章 时序逻辑电路
8.1寄存器 8.2计数器
【知识目标】 1.了解寄存器的功能、基本构成和常见类型 2.了解典型集成寄存器的应用 3.了解计数器的功能 4.掌握二进制、十进制等典型计数器的外特性及应用 【技能目标】 1.学会识读常用寄存器和计数器集成电路的引脚并能测试其逻辑功能。 2.会安装电路，安装并调试秒计数器，实现计数器逻辑功能。 3.能初步查阅集成电路手册，正解选用寄存器、计数器集成电路。
本章小结 1. 电路的输出状态不仅与该时刻的输入状态有关，而且与电路的原有状态有关， 2. 具备这种逻辑功能特点的电路叫时序逻辑电路。时序逻辑电路是由组合逻辑 3. 电路和存储电路两部分组成，存储电路的输出状态必须反馈到组合逻辑电路 4. 的输入端，与输入信号一起，共同决定组合逻辑电路的输出。 2. 寄存器是一种非常重要的时序电路部件，它主要用来暂存数码和指令。它能 将一些数码和指令存放起来，等待处理，寄存器主要由触发器和一些控制门组 成。 3. 能累计输入脉冲个数的时序电路叫计数器。计数器不仅能用于计数，还可用 于定时、分频和程序控制等。常用的计数器种类非常多，按计数器中各触发器 翻转是否与计数脉冲同步可分为同步计数器和异步计数器。目前，集成计数器 品种多，功能全，价格低廉，得到广泛应用。
（6）调试已制作好的电路主板，达到指标要求。 5．秒计数器参考电路如图8-18所示。 秒计数器都是六十进制，试用两片74LS290 型二-五-十进制计数器 成六十进制电路。
图8-18 秒计数器参考电路图
六十进制计数器由两位组成，个位(1)为十进制，十位(2)为六进制。个位 的最高位 Q3 连到十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每 当第十个脉冲来到后 Q3由 1 变为 0，相当于一个下降沿，使十位的六进制计数 器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。
8.1.2 数码寄存器
数码寄存器是简单的存储器，具有接收、暂存数码和清除数码的功能。 图8-2所示是用D触发器组成的四位数码寄存器。在存数指令（CP脉冲上升沿） 的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并 可从各触发器的Q端同时输出，所以称其为并行输入、并行输出寄存器。
图8-2 四位数码寄存器 例如，要将四位二进制数码D3 D2 D1D0=1010存入寄存器中，工作过程如下：
a）逻辑图
b）工作波形图 图8-3 四位左移寄存器
工作原理：例如将数码D3D2D1D0＝1010寄存，从高位到低位依次串行送 到串行输入端，在第一个CP脉冲上升沿到来后， Q0= D3＝1，在第二个CP脉冲 上升沿到来后，Q0= D2＝0，Q1= 1……，依此类推，在4个脉冲作用下， Q3Q2Q1Q0=1010，串行输入的四位数码全部置入移位寄存器中，同时，在4个触发 器的输出端得到了并行输出的数码。实现了数码的串入——并出。工作波形如 图8-3b）所示。
图8-6 74LS194逻辑功能测试原理图 （1）清除：令 CR =0，其他输入均为任意态，这时寄存器输出Q0、Q1、Q2、 Q3应均为0。观察情况并记录到表8-4中。清除后，至 CR=1。
（2）送数：令 CR =M1=M0=1 ，送入任意4位二进制数，如D0、D1、D2、D3=1010， 加CP脉冲，观察CP=0、CP由0→1、CP由1→0、三种情况下寄存器输出状态的变化， 观察寄存器输出状态变化是否发生在CP脉冲的上升沿。观察情况并记录到表8-4中。
（3）74LS194的 5种不同操作模式：即并行送数寄存，右移（方向由 Q0→Q3）,左移（方向由Q3→Q0），保持及清零。M1、M0和 CR 端的控制作用 如表8-3所示。
2.测试74LS194的逻辑功能 根据集成块74LS194各脚功能和电路逻辑功能接线，如图8-6所示， 、 CR M1、M0、DSL、DSR、D0、D1、D2、D3分别接至逻辑开关；Q0、Q1、Q2、Q3接 至发光二极管。CP端接单次脉冲源。按表8-4所规定的输入状态，逐项进行测 试。
数字电路按逻辑功能和电Fra Baidu bibliotek组成特点不同可分为组合逻辑电路和 时序逻辑电路两大类。 【时序逻辑电路的特点】 电路任一时刻的输出状态不仅与该时刻的输 入状态有关，而且与电路的原有状态有关，这种电路称为时序逻辑电路。 前面所讨论的触发器就是一种最简单的时序逻辑电路。 【时序逻辑电路的组成】 时序逻辑电路是由组合逻辑电路和存储电路两 部分组成，如图8-1所示。
（3）右移：清零后，令 CR =1，M1=0 M0=1，由右移输入端DSR送入二进制数码 如0100，由CP端连续加4个脉冲，观察输出情况并记录到表8-4中。 （4）左移：先清零，再令 CR =1 ，M1=1，M0=0，由左移输入端DSL送入二进制数码 如1111，连续加四个CP脉冲，观察输出端情况并记录到表8-4中。 （5）保持：寄存器予置任意4位二进制数码abcd，令 观察寄存器输出状态并记录到表8-4中。
a）逻辑图
b）工作波形图
输入脉冲个数与对应的二进制数状态，见表8-5，实现了每输入一个脉 冲，就进行一次加1运算的加法计数器操作（也称递增计数器）。三位二进 制加法计数器的计数范围是000～111，对应十进制数的0～7，共8个状态， 第8个计数脉冲输入后计数器又从初始000开始计数。
【异步集成计数器74LS290】 （1）74LS290功能介绍： 二- 五- 十进制异步加法计数器74LS290 的 逻辑功能示意图、引脚排列图实物图如图8-11所示。集成异步计数器 74LS290的功能表如表8-6所示。
图8-1 时序逻辑电路组成框图 【时序逻辑电路的分类】 时序电路按时钟信号输入方式不同，可分为同 步时序逻辑电路和异步时序逻辑电路两大类。同步时序逻辑电路中，各触 发器受同一时钟控制，其状态转换与所加的时钟脉冲信号都是同步的；异 步时序逻辑电路中，各触发器状态的变化不是同时发生的。常见的时序逻 辑电路有寄存器和计数器等。
a）逻辑功能图 b）引脚排列图 c）实物图 图8-11 CT74LS290
（2）74LS290的应用：74LS290通过输入输出端子的不同连接， 可组成不同进制的计数器。图8-12是分别用74LS290组成的二进制、 五进制和十进制计数器。
a）二进制计数器
b）五进制计数器
C）8421BCD十进制计数器
a）引脚排列图 b）逻辑功能图 图8-4 双向移位寄存器CT74LS194
c）实物图
（2）根据图8-4a）找出1脚为总清零端，7脚和2脚分别是左移和右移串行输 入端，3、4、5、6脚是D0～D3四个并行输入端，9、10脚是工作方式控制端， 11脚是CP时钟脉冲信号输入端，12、13、14、15是Q3～Q0四个输出端，8脚是 地端，16脚是电源端。
【同步集成计数器74LS161】 （1）74LS161功能介绍：74LS161是同步的可预置4 位二进制加法计数器。 图8-14分别是他的逻辑电路图和引脚排列图，集成同步计数器74LS161的 功能表如表8-8所示。
（2）74LS161的应用：74LS161 是集成同步4 位二进制计数器， 也就是模16 计数器，用它可构成任意进制计数器。
从而完成了数码的接收和暂存功能。
8.1.3 移位寄存器
移位寄存器除了有存放数码的功能外，还有数码移位功能。根据数码移动 情况不同，可分为单向移位寄存器（又可分为左移寄存器和右移寄存器）和双 向移位寄存器。
【单向移位寄存器】 由D触发器构成的四位左移寄存器如图8-3所示。 为总清 CR 零端。触发器的输出接至相邻左边触发器的输入端D，输入数据由最右边触发器 FF0的输入端D接入。
CR =1，M1=
M0=0，加CP脉冲，
8.2 计数器 8.2.1 计数器的功能及类型
【计数器的功能及应用】 能累计输入脉冲个数的时序电路叫计数器。计数 器不仅能用于计数，还可用于定时、分频和程序控制等。例如，图8-8所示。
a）计数器在时钟中的应用 b)计数器在测量仪器中的应用 图8-8 计数器的应用 【计数器的类型】 常用的计数器种类非常多，计数器按计数进制可分为二进 制计数器和非二进制计数器（如十进制、N进制计数器等）；按数字的增减趋势 可分为加法计数器、减法计数器和可逆计数器；按计数器中各触发器翻转是否 与计数脉冲同步可分为同步计数器和异步计数器。
项目训练 制作秒计数器
【训练目标】 1.熟悉常用集成电路的使用方法和电子仪器的使用方法。 2.学会查阅技术手册和文献资料。 3.会安装电路，实现计数器逻辑功能。 【训练准备】 查阅技术手册和文献资料，按原理图找出所需要的电子元器件，请根据所给的 元器件，并完成电路制作。 【训练内容及步骤】 1．秒计数器简述： 秒计数器即是一种60进制计数器，经常在秒表、数字钟等电路的使用中出现。 2．电路元器件的引脚识别与功能检测： （1）对所选集成电路的引脚进行识别 （2）对所选集成电路进行功能测试 3．电路的制作与调试： （1）按电路原理图绘制布局草图。 （2）按工艺要求对元件引脚进行成型加工 元器件的引线不要齐根弯折，应该留有一定的距离，不少于2mm， 以免损坏元件。 （3）按布局插装、排列元件。
8.2.2 异步计数器
【异步三位二进制加法计数器】 （１）电路组成 。如图8-8a）所示，由3个JK触发器构成。FF0为最低位触 发器，其控制端C1接输入脉冲，低位的输出端Q接高一位的控制端C1处，FF2 为最高位计数器。各触发器K=J=1，处于计数状态。当各触发器的控制端C1接 收到由1变0的信号时，触发器的状态就翻转。 （2）工作原理 1）计数器清零：使 =0，则Q2Q1Q0=000。 CR 2）每当一个CP脉冲下降沿到来时，FF0就翻转一次；每当Q0的下降沿到来时， FF1就翻转一次；每当Q1的下降沿到来时，FF2就翻转一次，工作波形如图89b）所示。
Q3Q2Q1Q0=1010，只要使CR =1，CP=0，寄存器就处在保持状态。
表8-7 三位二进制同步加法计数器逻辑关系
2．工作过程 （1）计数器工作前应先清零，初始状态为000。 （2）当第1个CP 脉冲到来后，FF0的状态由0变为1。而CP 到来前，Q0、Q1均 为 0，所以，CP 到来后， FF２、FF1保持0态不变。计数器状态为 001。 （3）当第2个 CP 脉冲到来后，则FF0由1变为0。FF1状态翻转，由 0 变为 1。 而FF2仍保持0态不变。计数器状态为 010。 （4）当第3个 CP 脉冲到来后，只有FF0的状态由0变为1，FF1、FF2保持原态 不 变。计数器状态为011。 （5）当第4个计数脉冲到来后，三个触发器均翻转，计数状态为100。 （6）第5、6个计数脉冲到来后，触发器的状态，可自行分析。在第7个CP脉冲 到 来后，计数状态变为 111，如再送入一个 CP 脉冲，计数恢复为 000。
图8-12 74LS290的应用
8.2.3同步计数器
为提高计数速度，将计数脉冲送到每个触发器的时钟脉冲输入端CP处， 使各个触发器的状态变化与计数脉冲同步，这种方式的计数器称为同步计数器。 【三位二进制同步加法计数器】如图8-13所示。
图8-13 三位二进制同步加法计数器
1．分析逻辑关系
如表８-7 所示。
将右移寄存器和左移寄存器组合起来，并引入控制端便构成既可左移又可右 移的双向移位寄存器。
技能训练一 74LS194的逻辑功能测试
【训练目标】 1.学会识读74LS194引脚并能测试其逻辑功能。 2. 了解74LS194的应用方法 【训练材料】 面包板、集成四位双向移位寄存器74LS194一片，扳手开关若干，导线若干， 发光二极管4个。 【训练内容及步骤】 1. 74LS194引脚顺序及引脚功能识别 （1）找到集成块标识读出1～16引脚顺序。 集成电路CT74LS194是一块四位双向移位寄存器，如图8-4所示。
8.1寄存器
8.1.1 寄存器的功能、基本构成及常见类型
【寄存器的功能】 寄存器是一种非常重要的时序逻辑电路部件，它主要用来接收、 暂存、传递数码、指令等信息。 【寄存器的基本构成】 寄存器主要由触发器和一些控制门电路组成，一个触发器 能存放一位二进制数码，要存放N位二进制数码，就应有N个触发器。 【寄存器的常见类型】 寄存器按照功能的不同，可分为数码寄存器和移位寄存器。
第8章 时序逻辑电路
第8章 时序逻辑电路
8.1寄存器 8.2计数器
【知识目标】 1.了解寄存器的功能、基本构成和常见类型 2.了解典型集成寄存器的应用 3.了解计数器的功能 4.掌握二进制、十进制等典型计数器的外特性及应用 【技能目标】 1.学会识读常用寄存器和计数器集成电路的引脚并能测试其逻辑功能。 2.会安装电路，安装并调试秒计数器，实现计数器逻辑功能。 3.能初步查阅集成电路手册，正解选用寄存器、计数器集成电路。
本章小结 1. 电路的输出状态不仅与该时刻的输入状态有关，而且与电路的原有状态有关， 2. 具备这种逻辑功能特点的电路叫时序逻辑电路。时序逻辑电路是由组合逻辑 3. 电路和存储电路两部分组成，存储电路的输出状态必须反馈到组合逻辑电路 4. 的输入端，与输入信号一起，共同决定组合逻辑电路的输出。 2. 寄存器是一种非常重要的时序电路部件，它主要用来暂存数码和指令。它能 将一些数码和指令存放起来，等待处理，寄存器主要由触发器和一些控制门组 成。 3. 能累计输入脉冲个数的时序电路叫计数器。计数器不仅能用于计数，还可用 于定时、分频和程序控制等。常用的计数器种类非常多，按计数器中各触发器 翻转是否与计数脉冲同步可分为同步计数器和异步计数器。目前，集成计数器 品种多，功能全，价格低廉，得到广泛应用。
（6）调试已制作好的电路主板，达到指标要求。 5．秒计数器参考电路如图8-18所示。 秒计数器都是六十进制，试用两片74LS290 型二-五-十进制计数器 成六十进制电路。
图8-18 秒计数器参考电路图
六十进制计数器由两位组成，个位(1)为十进制，十位(2)为六进制。个位 的最高位 Q3 连到十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每 当第十个脉冲来到后 Q3由 1 变为 0，相当于一个下降沿，使十位的六进制计数 器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。
8.1.2 数码寄存器
数码寄存器是简单的存储器，具有接收、暂存数码和清除数码的功能。 图8-2所示是用D触发器组成的四位数码寄存器。在存数指令（CP脉冲上升沿） 的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并 可从各触发器的Q端同时输出，所以称其为并行输入、并行输出寄存器。
图8-2 四位数码寄存器 例如，要将四位二进制数码D3 D2 D1D0=1010存入寄存器中，工作过程如下：
a）逻辑图
b）工作波形图 图8-3 四位左移寄存器
工作原理：例如将数码D3D2D1D0＝1010寄存，从高位到低位依次串行送 到串行输入端，在第一个CP脉冲上升沿到来后， Q0= D3＝1，在第二个CP脉冲 上升沿到来后，Q0= D2＝0，Q1= 1……，依此类推，在4个脉冲作用下， Q3Q2Q1Q0=1010，串行输入的四位数码全部置入移位寄存器中，同时，在4个触发 器的输出端得到了并行输出的数码。实现了数码的串入——并出。工作波形如 图8-3b）所示。
图8-6 74LS194逻辑功能测试原理图 （1）清除：令 CR =0，其他输入均为任意态，这时寄存器输出Q0、Q1、Q2、 Q3应均为0。观察情况并记录到表8-4中。清除后，至 CR=1。
（2）送数：令 CR =M1=M0=1 ，送入任意4位二进制数，如D0、D1、D2、D3=1010， 加CP脉冲，观察CP=0、CP由0→1、CP由1→0、三种情况下寄存器输出状态的变化， 观察寄存器输出状态变化是否发生在CP脉冲的上升沿。观察情况并记录到表8-4中。
（3）74LS194的 5种不同操作模式：即并行送数寄存，右移（方向由 Q0→Q3）,左移（方向由Q3→Q0），保持及清零。M1、M0和 CR 端的控制作用 如表8-3所示。
2.测试74LS194的逻辑功能 根据集成块74LS194各脚功能和电路逻辑功能接线，如图8-6所示， 、 CR M1、M0、DSL、DSR、D0、D1、D2、D3分别接至逻辑开关；Q0、Q1、Q2、Q3接 至发光二极管。CP端接单次脉冲源。按表8-4所规定的输入状态，逐项进行测 试。
数字电路按逻辑功能和电Fra Baidu bibliotek组成特点不同可分为组合逻辑电路和 时序逻辑电路两大类。 【时序逻辑电路的特点】 电路任一时刻的输出状态不仅与该时刻的输 入状态有关，而且与电路的原有状态有关，这种电路称为时序逻辑电路。 前面所讨论的触发器就是一种最简单的时序逻辑电路。 【时序逻辑电路的组成】 时序逻辑电路是由组合逻辑电路和存储电路两 部分组成，如图8-1所示。
（3）右移：清零后，令 CR =1，M1=0 M0=1，由右移输入端DSR送入二进制数码 如0100，由CP端连续加4个脉冲，观察输出情况并记录到表8-4中。 （4）左移：先清零，再令 CR =1 ，M1=1，M0=0，由左移输入端DSL送入二进制数码 如1111，连续加四个CP脉冲，观察输出端情况并记录到表8-4中。 （5）保持：寄存器予置任意4位二进制数码abcd，令 观察寄存器输出状态并记录到表8-4中。
a）逻辑图
b）工作波形图
输入脉冲个数与对应的二进制数状态，见表8-5，实现了每输入一个脉 冲，就进行一次加1运算的加法计数器操作（也称递增计数器）。三位二进 制加法计数器的计数范围是000～111，对应十进制数的0～7，共8个状态， 第8个计数脉冲输入后计数器又从初始000开始计数。
【异步集成计数器74LS290】 （1）74LS290功能介绍： 二- 五- 十进制异步加法计数器74LS290 的 逻辑功能示意图、引脚排列图实物图如图8-11所示。集成异步计数器 74LS290的功能表如表8-6所示。
图8-1 时序逻辑电路组成框图 【时序逻辑电路的分类】 时序电路按时钟信号输入方式不同，可分为同 步时序逻辑电路和异步时序逻辑电路两大类。同步时序逻辑电路中，各触 发器受同一时钟控制，其状态转换与所加的时钟脉冲信号都是同步的；异 步时序逻辑电路中，各触发器状态的变化不是同时发生的。常见的时序逻 辑电路有寄存器和计数器等。
a）逻辑功能图 b）引脚排列图 c）实物图 图8-11 CT74LS290
（2）74LS290的应用：74LS290通过输入输出端子的不同连接， 可组成不同进制的计数器。图8-12是分别用74LS290组成的二进制、 五进制和十进制计数器。
a）二进制计数器
b）五进制计数器
C）8421BCD十进制计数器
a）引脚排列图 b）逻辑功能图 图8-4 双向移位寄存器CT74LS194
c）实物图
（2）根据图8-4a）找出1脚为总清零端，7脚和2脚分别是左移和右移串行输 入端，3、4、5、6脚是D0～D3四个并行输入端，9、10脚是工作方式控制端， 11脚是CP时钟脉冲信号输入端，12、13、14、15是Q3～Q0四个输出端，8脚是 地端，16脚是电源端。
【同步集成计数器74LS161】 （1）74LS161功能介绍：74LS161是同步的可预置4 位二进制加法计数器。 图8-14分别是他的逻辑电路图和引脚排列图，集成同步计数器74LS161的 功能表如表8-8所示。
（2）74LS161的应用：74LS161 是集成同步4 位二进制计数器， 也就是模16 计数器，用它可构成任意进制计数器。
从而完成了数码的接收和暂存功能。
8.1.3 移位寄存器
移位寄存器除了有存放数码的功能外，还有数码移位功能。根据数码移动 情况不同，可分为单向移位寄存器（又可分为左移寄存器和右移寄存器）和双 向移位寄存器。
【单向移位寄存器】 由D触发器构成的四位左移寄存器如图8-3所示。 为总清 CR 零端。触发器的输出接至相邻左边触发器的输入端D，输入数据由最右边触发器 FF0的输入端D接入。
CR =1，M1=
M0=0，加CP脉冲，
8.2 计数器 8.2.1 计数器的功能及类型
【计数器的功能及应用】 能累计输入脉冲个数的时序电路叫计数器。计数 器不仅能用于计数，还可用于定时、分频和程序控制等。例如，图8-8所示。
a）计数器在时钟中的应用 b)计数器在测量仪器中的应用 图8-8 计数器的应用 【计数器的类型】 常用的计数器种类非常多，计数器按计数进制可分为二进 制计数器和非二进制计数器（如十进制、N进制计数器等）；按数字的增减趋势 可分为加法计数器、减法计数器和可逆计数器；按计数器中各触发器翻转是否 与计数脉冲同步可分为同步计数器和异步计数器。
项目训练 制作秒计数器
【训练目标】 1.熟悉常用集成电路的使用方法和电子仪器的使用方法。 2.学会查阅技术手册和文献资料。 3.会安装电路，实现计数器逻辑功能。 【训练准备】 查阅技术手册和文献资料，按原理图找出所需要的电子元器件，请根据所给的 元器件，并完成电路制作。 【训练内容及步骤】 1．秒计数器简述： 秒计数器即是一种60进制计数器，经常在秒表、数字钟等电路的使用中出现。 2．电路元器件的引脚识别与功能检测： （1）对所选集成电路的引脚进行识别 （2）对所选集成电路进行功能测试 3．电路的制作与调试： （1）按电路原理图绘制布局草图。 （2）按工艺要求对元件引脚进行成型加工 元器件的引线不要齐根弯折，应该留有一定的距离，不少于2mm， 以免损坏元件。 （3）按布局插装、排列元件。
8.2.2 异步计数器
【异步三位二进制加法计数器】 （１）电路组成 。如图8-8a）所示，由3个JK触发器构成。FF0为最低位触 发器，其控制端C1接输入脉冲，低位的输出端Q接高一位的控制端C1处，FF2 为最高位计数器。各触发器K=J=1，处于计数状态。当各触发器的控制端C1接 收到由1变0的信号时，触发器的状态就翻转。 （2）工作原理 1）计数器清零：使 =0，则Q2Q1Q0=000。 CR 2）每当一个CP脉冲下降沿到来时，FF0就翻转一次；每当Q0的下降沿到来时， FF1就翻转一次；每当Q1的下降沿到来时，FF2就翻转一次，工作波形如图89b）所示。